이 연구는 48 × 48 메모리스터 크로스바 어레이에서 구성 가능(configurable)한 합성곱 신경망 구현을 실험적으로 검증한다. 이 구현은 면적 또는 시간 제약과 같은 설계 요구에 따라 합성곱 판독(c) 사이클 수를 조절할 수 있게 한다. 이러한 적응성은 어레이에서 커널 가중치(kernel weights)의 면적을 변경함으로써 달성할 수 있으며, 이를 통해 시간 효율과 면적 효율 간의 균형을 이룰 수 있다. 어레이 크기, 특징 맵(feature map) 크기, 사이클 한도(cycle limits)와 같은 요인을 고려한 구성 가능 합성곱 구성에 대한 상세 알고리즘이 제시된다. 또한 이 체계의 실용적 적용 가능성은 이진 12 × 12 MNIST 데이터셋을 이용한 실험적 검증으로 입증된다. 추론당 사이클 수( N cycle )를 변화시킴으로써, 서로 다른 어레이 크기가 성능에 미치는 영향을 분석하여, 총 셀 수( N cell )와 사이클 간의 관계를 확인한다. 더 큰 N cycle 값은 결함 소자(faulty devices)의 사용을 증가시켜 특징 맵 픽셀의 왜곡을 더 크게 만들 수 있다. 아울러 가중치 오차에 대한 체계의 강인성(robustness)을 분석한 결과, 크로스바 내의 중요 결함 소자에 대해 더 자주 판독이 이루어지므로 긴 사이클은 강인성이 더 낮고, 그 결과 정확도가 저하됨을 확인하였다.

*본 초록은 AI를 통해 원문을 번역한 내용입니다. 정확한 내용은 하기 원문에서 확인해주세요.