연구 영역
기본 정보
논문·특허
과제
구성원
Article|
·
인용수 4
·2024
The Generalization of Stage-Reduced STPS for Low-Loss Unequal 1 × 4 Phased Array Architecture for 5G IoT Applications
Ahn Woo Lee, Sung-Hyuk Kim, Dong Min Lee, Junghyun Kim, Tae Hwan Jang
IF 8.9 (2024) IEEE Internet of Things Journal
초록

본 연구에서는 5G 인터넷 사물(Internet of Things) 애플리케이션을 위해, 전력 소모 없이 저손실 및 위상이 불균등한 위상배열 아키텍처를 구현하는 단계 저감 스위치드 타입 위상천이기(stage-reduced switched type phase shifter, STPS) 기반 구조를 제시한다. 채널 간 위상차가 (eta ) 인 경우, eta leq –90° 및 eta geq 90^{\circ } 범위는 안테나의 사이드로브가 증가하고, 위상천이기 유닛이 각 채널에 대해 불균등하게 설계되어 – 범위(사이드로브가 작은 영역)만을 사용하기 때문에 실제로는 거의 활용되지 않는다. 실제로는, 이러한 단계 저감 STPS 구조를 -단 빔포밍 아키텍처에 적용할 수 있도록 일반화한다. 예로서, 28-GHz 5G n257 대역을 위한 0.15- GaAs pHEMT에서, 22.5° 분해능을 갖는 4비트 전통적 위상천이기를 3비트만으로 구현한다. 기존 구조와 비교하여, 0°/180° 단(stage)을 제거함으로써 삽입 손실이 개선되는데, 이는 기존 4단 중에서 삽입 손실이 가장 큰 단이 제거되기 때문이다. 단계 저감 STPS의 측정된 평균 삽입 손실은 채널 1과 4에서는 –4.3 dB, 채널 2와 3에서는 –3.2 dB이다. 제안된 위상배열의 사이드로브는, 가장자리 쪽에 위치한 채널 1과 4의 삽입 손실이 채널 2와 3보다 1.1 dB 높기 때문에, 전통적 위상배열 아키텍처 대비 최대 1.6 dB까지 개선된다. 제안된 단계 저감 STPS는 전력 소모 없이도 –1 dB보다 낮은 우수성 지표(figure of merit)를 나타낸다. 우리의 지식에 따르면, 이 STPS는 유사한 주파수에서 발표된 GaAs/CMOS STPS 가운데 삽입 손실이 가장 낮다.

*본 초록은 AI를 통해 원문을 번역한 내용입니다. 정확한 내용은 하기 원문에서 확인해주세요.

키워드
Phased arrayComputer scienceGeneralizationElectronic engineeringTelecommunicationsEngineeringMathematics
타입
Article
IF / 인용수
8.9 / 4
게재 연도
2024