본 논문은 루프 타일링(loop tiling)에 따른 합성곱 신경망(CNN) 가속기 성능의 의존성을 분석한다. 보다 구체적으로, CNN 가속기 성능의 폐형식(closed-form) 표현에 기초하여, 타일 크기에 대한 의존성은 도함수(derivative), 점근선(asymptote) 및 계산 제한 조건과 통신 제한 조건 간 전환점(switching point)으로 특성화된다. 본 분석은 불필요한 정적 랜덤 액세스 메모리(SRAM) 크기 증가를 피하면서 요구되는 성능을 달성하기 위해 타일 크기를 어떻게 결정하는지에 대한 유용한 통찰을 제공한다. 또한 본 논문은 CNN 가속기를 위한 자원 제약 하의 최적 루프 타일링을 다룬다. 온칩 버퍼 크기 또는 곱셈-누산(MAC) 배열 크기에 대한 제약이 주어졌을 때, 성능을 최대화하도록 타일 크기를 최적화한다. 최적 타일 크기에 대한 폐형식 표현은 최대 성능을 위해 사용 가능한 하드웨어 자원을 어떻게 배분할지에 대한 유용한 통찰을 제공한다. 성능 평가 결과, 제안된 타일 크기는 거의 최대 성능을 달성하며, 이는 완전 탐색에 의존하지 않고 타일 크기를 최적화할 수 있게 해 설계 공간 탐색(design space exploration)을 가속한다.

*본 초록은 AI를 통해 원문을 번역한 내용입니다. 정확한 내용은 하기 원문에서 확인해주세요.