백인환 교수 연구실
프로젝트
정부 과제
8
1
2025년 3월-2027년 12월
|368,412,000원적층형 CMOS 집적회로 구현을 위한 고성능 p형 신소재 및 신소자 시스템 개발
[최종목표]ㅇ 고성능 p형 신소재, 신소자 개발 및 집적 요소 기술 확보를 통한 수직 적층형 CMOS 집적회로 개발[1차년도 목표]ㅇ TG-BC 구조의 고성능 p형 및 n형 트랜지스터 개발ㅇ n형 및 p형 박막의 선택적 습식/건식 식각 기술 개발 ㅇ 산화가 제어된 고품질 p형 박막 소재 원자층증착 기술 개발 ㅇ 제 1원리 계산(DFT calculation)...
p형산화물
원자층증착
모노리식3D
수직집적
산화물반도체
2
2024년 2월-2029년 2월
|7,575,561,000원차세대반도체소재부품장비후공정전문인력양성
글로벌 경쟁력 확보를 위한 중소·중견기업 수요 연계 및 실무 중심형 반도체 소재·부품·장비 전문인력 양성- 석박사 교육과정개발 운영 : 차세대반도체 소재,부품,장비, 후공정 분야 연간 신규 110명 이상 양성- 산업계 수요를 반영한 산학 프로젝트 및 전문 교육과정 운영- 산학협력체계 구축 및 성과확산
반도체소재부품장비
반도체 후공정
인적자원
학위과정
3
2023년 8월-2026년 2월
|31,500,000원p형 산화물 반도체 박막의 점멸비/이동도 Trade-off 해결 전략
최종 목표 :산화가 구배 ALD 기술 및 결정립계 정공 산란 제어를 통한 M3D향 고성능 p형 트랜지스터 개발(정공 이동도 15 이상, 점멸비 10000000 이상)세부 목표 : 1. 원자층증착법으로 형성된 p형 SnO 및 Cu2O 박막 트랜지스터 공정 및 소자 stack 확보2. 산화가 구배 원자층 증착기술 적용을 통한 고이동도 & 고점멸비의 트랜지스터 ...
원자층증착법
박막
트랜지스터
4
2023년 8월-2026년 2월
|25,200,000원p형 산화물 반도체 박막의 점멸비/이동도 Trade-off 해결 전략
최종 목표 :산화가 구배 ALD 기술 및 결정립계 정공 산란 제어를 통한 M3D향 고성능 p형 트랜지스터 개발(정공 이동도 15 이상, 점멸비 10000000 이상)세부 목표 : 1. 원자층증착법으로 형성된 p형 SnO 및 Cu2O 박막 트랜지스터 공정 및 소자 stack 확보2. 산화가 구배 원자층 증착기술 적용을 통한 고이동도 & 고점멸비의 트랜지스터 ...
원자층증착법
박막
트랜지스터
5
2023년 3월-2027년 12월
|166,200,000원sub-10 nm DRAM 커패시터 구현을 위한 고유전박막/전극 계면 분석 기술, 계면 제어 소재 및 공정 기술 개발
ㅇ sub-10 nm DRAM 커패시터용 고유전체/전극 계면 정량화 기술 및 계면층 제어 기술 개발- 유전체/전극 계면 두께 정량화 분석 기술 개발- 유전체/전극 계면 제어를 위한 공정 및 소재/구조 개발- 커패시터의 향상된 전기적 특성 확보
디램
커패시터
계면
유전박막
전극
프로젝트
- 2025년도 10월 기준으로 최신 업데이트된 정보입니다.
- 출처: NTIS를 기반으로 제공되었습니다.