본 과제는 IoT로 생기는 방대한 데이터에서 최적의 조합을 찾는 최적화 문제를 더 빠르고 정확하게 처리하려는 연구임. 연구목표는 Quantum Annealing의 장점(빠른 수렴, Local minimum 회피)을 CMOS 기반으로 살린 Simulated Quantum Annealing(SQA) 하드웨어 가속기 구현에 있음. 연구내용은 p-bit를 이용해 d차원 양자 스핀 시스템을 d+1차원 Ising system으로 모사하며, Thermal Annealing의 속도·정확성 한계와 Quantum Annealing의 극저온·전력 제약을 보완하는 구조로 구현함. 기대효과는 최적화 문제 적용 범위 확대로, CMOS Scalability 기반 성능 향상을 기대하는 점에 있음.