"지능형 반도체 및 AI 연계 시스템 연구는 인공지능 연산을 효율적으로 수행하기 위한 반도체 소자와 시스템 설계를 중심으로 수행됩니다. 본 연구는 지능형반도체, 뉴로모픽 컴퓨팅, 회로 및 시스템 설계, Process-in-Memory, 온디바이스 AI와 같이 참여 교원들의 연구 영역에 명시된 기술 요소를 기반으로, 인공지능 연산에 적합한 반도체 구조를 탐구하는 데 목적을 두고 있습니다. 기존 반도체 시스템에서 연산과 메모리가 분리된 구조는 데이터 이동에 따른 지연과 전력 소모를 증가시키는 요인으로 작용해 왔습니다. 이에 본 연구에서는 지능형 반도체 소자와 회로 구조를 통해 연산 효율과 에너지 효율을 동시에 고려한 시스템 구현을 목표로 합니다. 특히 뉴로모픽 컴퓨팅과 Process-in-Memory 구조를 활용하여, 인공지능 연산 특성에 부합하는 반도체 아키텍처를 설계하고자 합니다. 또한 본 연구는 집적회로 설계와 시스템 수준 설계를 연계하여, 온디바이스 환경에서 인공지능 기능을 구현할 수 있는 반도체 시스템을 연구합니다. 이를 통해 지능형 반도체 기술의 구조적 특성과 동작 원리를 심층적으로 분석하고, 반도체 소자–회로–시스템 간 연계 연구를 수행함으로써 지능형 반도체 분야의 기술적 완성도를 단계적으로 높이고자 합니다."

"양자 반도체 소자 및 물성 연구는 응집물질 물리, 신물질 박막 연구, 반도체 소재 및 전자소자 연구, 저차원 반도체 소자를 중심으로 수행됩니다. 본 연구는 참여 교원들의 연구 영역에 명시된 응집물질물리 실험 및 이론 연구를 기반으로, 양자적 특성을 가지는 반도체 소재와 소자의 물성을 체계적으로 분석하는 데 목적을 둡니다. 특히 박막 구조와 저차원 물질에서 나타나는 전기적·물리적 특성을 실험적으로 규명하고, 이론적 해석을 통해 반도체 소자의 동작 특성을 이해하고자 합니다. 이러한 접근은 양자 특성이 소자 성능에 미치는 영향을 분석하고, 반도체 소재와 구조 설계에 필요한 기초 물성 데이터를 확보하는 데 중요한 역할을 합니다. 본 연구는 실험 기반 물성 분석과 이론 연구를 병행함으로써, 반도체 소재와 소자의 특성을 다각도로 해석합니다. 이를 통해 양자 반도체 소자 연구에 필요한 기초 학문적 기반을 강화하고, 향후 반도체 소재 및 소자 연구로의 확장을 고려한 물성 이해를 심화하는 것을 목표로 합니다."

나노·유연 반도체 소자 및 소재 연구는 유연 나노전자소재, 유기전자재료, 고분자 소재, 디스플레이 및 유연 반도체 소자 연구를 중심으로 수행됩니다. 본 연구는 참여 교원들의 연구 분야에 명시된 나노전자소재 및 유연 전자 기술을 기반으로, 반도체 소재와 소자의 구조적 특성과 물성을 분석하는 데 목적을 둡니다. 특히 나노 구조를 가지는 반도체 소재와 유기·고분자 기반 전자 소재의 전기적 특성을 분석하고, 소자 구현을 위한 공정 및 구조 설계를 함께 연구합니다. 이를 통해 유연성을 가지는 반도체 소자의 특성과 동작 메커니즘을 체계적으로 이해하고자 합니다. 본 연구는 소재 설계와 소자 구현을 연계하여, 나노·유연 반도체 소자의 특성과 가능성을 분석합니다. 이를 통해 유연 전자소자 및 나노 반도체 기술에 대한 기초 연구를 수행하고, 반도체 소재와 소자 연구의 범위를 확장하는 데 기여하고자 합니다.

고성능 집적회로 및 혼성신호 설계 연구는 혼성신호 집적회로 설계, 고성능 아날로그 필터 설계, ADC 및 DAC, 오버샘플링 데이터 변환기, PMIC 설계를 중심으로 수행됩니다. 본 연구는 참여 교원들의 연구 영역에 명시된 아날로그·디지털 회로 설계 기술을 기반으로, 고성능 집적회로 구현을 목표로 합니다. 특히 아날로그와 디지털 회로가 결합된 혼성신호 시스템에서 발생하는 신호 무결성과 성능 저하 문제를 고려하여, 회로 수준에서의 설계 기법을 연구합니다. 데이터 변환기와 전력 관리 회로 등 시스템 반도체에서 핵심적인 역할을 수행하는 회로를 대상으로, 안정성과 성능을 동시에 만족하는 설계 방안을 분석합니다. 본 연구는 집적회로 설계 기술의 구조적 이해를 바탕으로, 반도체 시스템에서 요구되는 회로 동작 특성을 체계적으로 정리하고 설계 역량을 축적하는 데 목적을 둡니다. 이를 통해 혼성신호 집적회로 설계 분야의 학문적 기반을 강화하고자 합니다.

반도체 공정·패키징 및 실증 인프라 활용 연구는 첨단 반도체 패키징 공정, 공정 해석, 장비, 소재 및 신뢰성 연구를 중심으로 수행됩니다. 본 연구는 참여 교원들의 연구 영역에 명시된 반도체 공정 및 패키징 기술을 기반으로, 반도체 제조 전 과정에 대한 이해를 목표로 합니다. 웨이퍼 공정, 박막 증착, 식각, 패키징 공정과 관련된 기술 요소를 분석하고, 공정 조건과 소자 특성 간의 관계를 체계적으로 정리합니다. 또한 반도체 패키징과 신뢰성 평가를 통해 공정 결과가 소자 성능에 미치는 영향을 분석합니다. 본 연구는 반도체 공정과 패키징 기술에 대한 실증적 이해를 바탕으로, 공정 기술과 소자 특성 간의 연계를 강화하는 데 목적을 둡니다. 이를 통해 반도체 제조 기술 전반에 대한 학문적·기술적 기반을 정리하고, 산학 공동 연구를 위한 공정 연구 환경 활용 가능성을 높이고자 합니다.