자원 제약 SSD에서 지연 꼬리와 DRAM 압력을 줄이는 스토리지 핵심 구조 연구

Storage Core Architectures for DRAM-Efficient, Low-Tail-Latency SSD Systems

연구 내용

Flash SSD의 주소변환·인덱싱·캐싱·메모리할당을 자원 제약 환경에 맞게 재설계하여 지연 꼬리와 DRAM 사용을 동시에 줄이는 연구

본 연구는 NAND Flash 기반 SSD에서 DRAM 병목과 지연 꼬리 문제를 줄이기 위한 구조적 접근을 수행합니다. LSM-tree 기반 KV-SSD에서는 상위 레벨을 제한된 DRAM으로 핀닝해 Bloom filter 의존을 줄이면서 쓰기 성능과 tail latency를 개선합니다. 또한 주소변환은 Bloom filter 같은 확률 구조를 활용해 DRAM 사용을 크게 낮추고, I/O 패턴과 단편화에 민감한 인덱스 성능을 근사 인덱싱과 정렬/append 성질을 결합한 구조로 완화합니다. DRAM-NVM 하이브리드 메모리 할당과 FTL 대체 아키텍처도 함께 다루며, 고성능 데이터센터 운영 조건을 겨냥합니다.

관련 프로젝트

5건

연구 흐름

2020년에는 초대용량 SSD에서 논리-물리 주소변환을 DRAM 절감 관점에서 재구성하고, 확률 기반 주소변환으로 읽기 지연 안정성을 확보하는 방향을 제시했습니다. 같은 기간 flash storage에서 FTL의 중간 계층을 재배치해 application이 직접 관리하도록 하는 AMF 개념을 정리했습니다. 2021년에는 LSM-tree 기반 KV-SSD에서 자원 제약 하 구현 문제를 해결하기 위한 PinK 구조를 설계했습니다. 2022년에는 DRAM-NVM 하이브리드 메모리 할당자 TARMAC으로 캐시 적중률과 처리량을 개선했습니다. 2024년에는 프로그램 컨텍스트를 활용한 주소변환으로 고용량 SSD 성능을 보완했고, 2025년에는 단편화와 지역성 변화에 강건한 근사 인덱싱 AppL로 인덱스 메모리 부담을 줄였습니다.

활용 가능성

활용 가능성은 알앤디써클 특화 AI 에이전트가 생성한 내용으로, 실제 연구 가능 여부는 연구실과의 논의가 필요합니다.

DRAM-절감 초고용량 SSD 주소변환
저지연 KV-SSD 설계
tail latency 저감 스토리지 스케줄링
대형 오브젝트 캐싱을 위한 근사 메타데이터
단편화에 강건한 인덱싱 구조
FTL 의존도를 낮춘 application-managed flash
DRAM-NVM 하이브리드 메모리 할당
데이터센터 파일시스템 연계 SSD 최적화
AI 학습·추론 전처리용 스토리지 처리량 향상
고성능 병렬 파일시스템용 스토리지 엔진