물리적으로 복제 불가능한 함수(physically unclonable function, PUF)는 명시적 증폭기를 사용하거나 발진기에서 신호 경로가 동일한 지연 스큐를 반복적으로 겪도록 하여, 무작위로 주어진 소규모 공정 불일치를 증폭하는 회로로 구현되어 왔다. 증폭기 기반 접근은 빠른 응답을 제공하지만, 증폭의 첫 단계에서 잡음에 취약하다. 반면 발진기 기반 방식은 양호한 잡음 면역성을 달성하는 데 있어 디지털 출력이 형성되기까지 더 긴 시간이 필요하다. 본 연구는 발진기 붕괴(collapse) 토폴로지에서 공정 스큐 증폭 방식을 결합한 하이브리드 아키텍처를 활용하는 PUF 회로를 제안한다. 제안된 방식은 두 접근의 단점을 보완하면서도 그 장점, 즉 공정 변이에 대한 높은 민감도와 잡음에 대한 우수한 면역성을 동시에 달성한다. 짝수 단계 링 오실레이터(RO)의 전원 레일은 다이오드 기반 임계값 샘플링 블록으로부터 교대로 공급된다. 128개의 PUF 셀이 배열된 IC가 40-nm CMOS 공정으로 제작되었으며, 고유(native) 비트 오차율(BER)은 0.027%이다. 3.64% 마스킹을 적용한 7-b 시간 다수결 투표(TMV7) 처리는 명목 조건에서 오류 없는 동작을 보여준다. 또한 전압 범위 0.7–1.4 V 및 온도 범위 −40 °C에서 125 °C까지의 조건에서 최악의 경우 BER이 0.0019%임을 보인다.

*본 초록은 AI를 통해 원문을 번역한 내용입니다. 정확한 내용은 하기 원문에서 확인해주세요.