연구 영역
기본 정보
논문·특허
과제
구성원
읽는 시간 · 1분 25초

오실레이터·클록 기반 신뢰성 및 하드웨어 보안 회로

Oscillator/clock-based reliability and hardware security circuits

연구 내용

ring oscillator 기반 PUF의 BER을 저감하고 온도 변동에 강인한 동작을 확보하며 저잡음 오실레이터와 부채널 보호 회로를 통합하는 연구

이 연구는 오실레이터와 클록 생성 구조를 활용해 보안성과 신뢰성을 동시에 확보하는 데 초점을 둡니다. ring oscillator collapse 기반 PUF에서 공정 불일치 효과를 증폭하는 토폴로지를 적용하되, 증폭 초기에 발생하는 노이즈 취약성을 보완하기 위한 하이브리드 아키텍처를 구성합니다. 또한 LDO를 사용해 각 PUF 셀의 공급 전압을 선택적으로 운용하고, reconfigurable RO로 셀의 형태를 조정해 공정 불일치를 유효하게 확대함으로써 온도 민감 다크 비트를 감소시키는 방향으로 설계합니다. 더불어 FLL 내부에서 분산형 차동 RC 네트워크를 활용한 저잡음 오실레이터와 다항 계산 기반 온도 보상 구조를 제시하여 지터와 온도 민감도를 함께 완화합니다. 이러한 회로 기반 보안 접근은 부채널 공격 대응 회로 개발과 연계됩니다.

관련 연구 성과

관련 논문

3

관련 특허

0

관련 프로젝트

1

연구 흐름

초기에는 공정 변동이 만들어내는 임의성을 빠르게 읽어내기 위한 ring oscillator 기반 PUF 토폴로지를 설계하고, 노이즈와 BER의 상충 구조를 분석하여 개선 방안을 도출했습니다. 이후에는 온도 변화로 인한 불리한 비트 분포를 줄이기 위해 셀별 공급 선택과 reconfigurable RO를 결합하는 방식으로 견고성을 강화했습니다. 한편 저온도·저잡음 타이밍을 목표로 분산형 RC 네트워크와 FLL 기반 주파수-전압 정합 구조를 확장 연구로 수행했으며, 보안 관점에서는 부채널 공격 감지 및 보호 회로 개발을 병행했습니다.

활용 가능성

활용 가능성은 알앤디써클 특화 AI 에이전트가 생성한 내용으로, 실제 연구 가능 여부는 연구실과의 논의가 필요합니다.

  • 공정 및 온도 변동 내성 PUF 보안키
  • BER 저감을 위한 하이브리드 판독 구조
  • 암호 프로세서용 난수 하드웨어
  • 다크 비트 프리스크리닝 회로
  • 셀별 공급 선택 기반 안정화
  • FLL 기반 저잡음 타이밍 모듈
  • 차동 분산형 오실레이터 온도 보상
  • 보안 연관성 분석 기반 부채널 감지
  • 전자파 및 전력 유출 억제용 보호 회로
  • 신뢰성 기반 보안 설계 검증 체계

관련 논문

구분

제목

1

A BER-Suppressed PUF With an Amplification of Process Mismatch Effect in an Oscillator Collapse Topology

2

A Reconfigurable LDO-Assisted Physically Unclonable Function Achieving a Zero-BER With 14% Masking

3

A Fully Differential Distributed RC Oscillator With a Suppression of Noise and Temperature Sensitivities

관련 프로젝트

구분

제목

1

부채널 공격에 대한 감지 및 보호 회로 개발 연구