기본 정보
연구 분야
프로젝트
논문
구성원
article|
·
인용수 4
·2024
A Highly Digital 143.2-dB DR Sub-1° Phase Error Impedance Monitoring IC With Pulsewidth Modulation Frontend
Hyeonho Han, Byungchoul Park, Jaesuk Sung, Heon‐Jin Choi, Youngcheol Chae
IF 5.6IEEE Journal of Solid-State Circuits
초록

이 논문은 넓은 동적 범위(DR) (>140 dB), 작은 면적(약 0.2 ), 그리고 작은 위상 오차(< 1°)를 달성하는 고도로 디지털화된 임피던스 모니터링 IC를 제시한다. 이 IC는 구형파 전류 자극기, 펄스폭 변조(PWM) 프런트엔드, 그리고 두 개의 연속시간(CT) 델타-시그마( ) 모듈레이터로 구성된다. 자극된 신호는 PWM 프런트엔드로 인코딩되며, 복소 임피던스 정보는 (I) 및 직교(quadrature, Q) 디모듈레이션을 통해 추출할 수 있다. 각 출력은 이후 2차 디지털 제어 발진기(DCO) 기반 CT 모듈레이터로 디지털화될 수 있다. 이러한 고도로 디지털화된 아키텍처는 에너지 및 면적 효율을 향상시킨다. 시제품 IC는 65-nm CMOS 공정에서 단 0.21 만을 점유한다. 변환 시간 16 ms 이내의 정전용량 검출에서 143.2 dB의 DR과 17.7 의 해상도를 달성한다. 구형파 자극기를 사용함에도 불구하고, PWM 프런트엔드는 0.675°의 작은 위상 오차를 달성할 수 있게 하며, 1.2-V 전원으로부터 소비전력은 310.9 에 불과하다.

*본 초록은 AI를 통해 원문을 번역한 내용입니다. 정확한 내용은 하기 원문에서 확인해주세요.

키워드
NotationMathematicsAlgorithmArithmetic
타입
article
IF / 인용수
5.6 / 4
게재 연도
2024

주식회사 디써클

대표 장재우,이윤구서울특별시 강남구 역삼로 169, 명우빌딩 2층 (TIPS타운 S2)대표 전화 0507-1312-6417이메일 info@rndcircle.io사업자등록번호 458-87-03380호스팅제공자 구글 클라우드 플랫폼(GCP)

© 2026 RnDcircle. All Rights Reserved.