본 과제의 구체적인 연구내용은 프라이버시 보존 AI를 위한 FPGA 기반의 신뢰실행환경(TEE) 개발, 완전동형암호(FHE) 가속기 개발 그리고 TEE와 FHE의 혼합 적용으로 성능과 보안성을 고도화한 하이브리드 기술 개발로 나누어진다. * 본 과제 1차년도에는 대표적인 딥러닝 모델들을 기준으로 현재 TEE 기술이 제공하는 보안 메모리 용량과 계산 능력의 한계로 인해 하락하는 효율성에 대한 정량적인 비교를 통해 현재 수준을 파악한다. 기존 연구의 한계를 분석한 후 성능 향상을 위해 FPGA로 off-loading할 AI 연산 및 데이터를 분류하여 성능 예측을 통해 최적의 FPGA 사용 방안을 강구한다. CPU보다 병렬 계산 능력이 뛰어나며, 소프트웨어와 같이 프로그램 가능한 하드웨어인 FPGA를 사용한 TEE 확장 기술을 구현할 것이다. FPGA에 TEE 환경 구축을 위하여 기존 CPU 기반 TEE 환경과 긴밀하게 통신하는 Security Controller를 구현하여 인증 및 데이터 암/복호화 연산을 제공하여 FPGA 내부를 TEE와 동등한 수준의 보안성을 제공하도록 한다. 이는 본 연구자가 기존에 진행했던 FPGA TEE 구현 기술 연구를 확장하여 AI 서비스에 특화된 접근 제어 기능을 구현하고 추가 성능 최적화를 진행하도록 계획하여 1차년도 기한인 6개월 내에 개발이 완료되도록 할 것이다. * 본 과제 2차년도에는 여러 FHE 알고리즘 중 딥러닝 서비스에 적합한 알고리즘을 정확도 및 연산 속도를 기준으로 선별한 후, 선별된 FHE 알고리즘의 기존 가속 연구의 성능 수준을 분석한다. TEE가 AI 서비스에서 client와 model provider에게 제공할 수 있는 프라이버시 보장의 한계를 분석하고 FHE를 통해 이를 보완할 것이다. FPGA에 탑재된 고성능의 HBM2 메모리를 사용하여 큰 사이즈의 암호문에 대한 연산에서 데이터 전송에 따른 시간 지연을 최소화하며, FPGA 자원을 효율적으로 할당하여 최대한의 병렬 계산 능력을 제공할 것이다. * 본 과제 3차년도에는 TEE와 FHE의 하이브리드 적용으로 보안성 및 성능을 고도화하는 연구를 진행할 것이다. FHE 연산 중 성능 오버헤드에 가장 큰 비중을 차지하는 bootstrapping 연산을 TEE 내에서 재암호화 연산으로 대체하여 성능 향상을 이룰 것이다. 네트워크로 분리된 원격의 TEE 서버를 활용하여 추가 네트워크 딜레이가 발생하는 기존 연구의 한계를 극복하기 위해, 1, 2차년도에 기 개발된 TEE/FHE 하드웨어 모듈을 FPGA 내의 region을 구분하여 동시에 하이브리드로 동작하게 한다. AI 연산 중 암호문의 재암호화가 필요한 시점을 판별하여 FPGA TEE와의 연동 동작을 위한 TEE FIFO/Sched.를 구현하여 전체 성능 지연을 최소화할 것이다.