Sub-THz CMOS Oscillator and High-Frequency Signal Source Research
연구 내용
기생 캐패시턴스와 버퍼 손실을 줄이는 부하 저감 구조로 서브-THz 기본발진을 구현하고 고출력·고주파 국소신호원을 제공하는 연구
본 분야는 CMOS 공정에서 서브-THz 영역의 기본 발진 주파수를 확보하기 위해 부하 저감 회로를 활용합니다. 버퍼 트랜지스터와 인덕터의 기생 캐패시턴스를 감소시켜 손실을 줄이고, 차동 출력 신호를 DTS(transformer) 구조로 결합하여 출력 전력을 높입니다. 또한 push-push 구성을 통해 동작 주파수를 추가로 확장하는 접근을 사용합니다. 회로 설계 성능은 주파수·위상잡음·전력 소모 관점에서 측정 기반으로 확인하며, 레이다/고주파 이미징 계열의 국소발진기 및 송수신 프런트엔드 부품으로 연계 가능하게 구성합니다.
관련 연구 성과
관련 논문
0편
관련 특허
0건
관련 프로젝트
0건
연구 흐름
초기 연구는 서브-THz 주파수 구현에서 병목이 되는 기생 성분과 버퍼 단계 손실을 분석하고, 캐패시티브 로드 저감 회로로 기본 발진 주파수를 끌어올리는 설계에 집중했습니다. 이후 차동 출력의 결합 효율을 높이기 위해 DTS(transformer) 기반 구조를 적용하여 출력 전력을 확보했습니다. 마지막 단계에서는 동일 코어에 push-push 오실레이터를 도입해 동작 주파수를 더 상향하고, 65-nm CMOS에서 측정 결과를 통해 동작 가능 범위를 확인하는 흐름으로 확장했습니다.
활용 가능성
활용 가능성은 알앤디써클 특화 AI 에이전트가 생성한 내용으로, 실제 연구 가능 여부는 연구실과의 논의가 필요합니다.