처리-내-메모리(Processing-in-Memory) 아키텍처는, 특히 DNN 응용에서 전통적인 프로세서 중심 시스템이 메모리와 연산 유닛 간 데이터를 전송하는 과정에서 발생하는 데이터 이동 병목을 완화할 수 있는 유망한 해결책을 제공한다. 그러나 이 아키텍처는 두 가지 고유한 오버헤드를 도입한다. 즉, PIM 코드 오프로딩과 CPU와 메모리 사이의 데이터 전송이다. 이러한 문제를 해결하기 위해, DMA 디스크립터 기반의 in-DRAM PIM ISA를 위한 두 가지 레지스터 기반 주소 지정 모드인 인덱스드(indexed)와 베이스-오프셋(base-offset) 주소 지정을 제안한다. 전 시스템(full-system) 성능 평가 결과, 본 접근법은 오버헤드를 유의미하게 감소시켜 기준선(baseline) PIM 대비 최대 1.94배의 속도 향상을 달성함을 보여주었으며, 동시에 면적은 , 전력 소비는 만 추가로 필요하였다.
*본 초록은 AI를 통해 원문을 번역한 내용입니다. 정확한 내용은 하기 원문에서 확인해주세요.