표준 DRAM 인터페이스 기반 All-bank 인메모리 연산 아키텍처

Standard-Interface All-Bank In-DRAM PIM Architectures

연구 내용

표준 JEDEC DRAM 타이밍과 메모리 요청 동작을 유지하면서 인메모리 연산을 수행하는 아키텍처를 설계하는 연구로, 메모리 데이터 이동 병목을 완화하고 비PIM 요청과의 공존 성능을 높이는 연구

인메모리 연산은 DNN에서 발생하는 저지역성 데이터 이동 병목을 완화하기 위해 DRAM 인접 또는 내부에서 연산을 수행하는 접근입니다. 본 연구는 PIM 적용을 위해 메모리 컨트롤러나 핵심 파이프라인의 대대적 수정을 요구하는 문제를 줄이기 위해 표준 DRAM 인터페이스를 보존하는 방향으로 진행됩니다. Silent-PIM은 표준 메모리 요청 행위를 유지하면서도 연산을 수행하도록 동작을 구성합니다. 또한 메모리 단계와 연산 단계를 분리한 Decoupled PIM은 bank-private 및 bank-shared 오퍼랜드를 구분해 all-bank에 가까운 처리량을 확보합니다. BL-PIM은 버스트 길이 확장과 컨트롤러-디바이스 협업을 통해 데이터 일관성과 동시 실행 영향을 관리하며 all-bank 성능을 목표로 합니다.

관련 프로젝트

3건

연구 흐름

초기에는 Silent-PIM을 통해 PIM 연산을 표준 DRAM 메모리 요청 패턴에 맞춰 구현하는 가능성을 검증하였습니다. 이후에는 메모리 단계와 계산 단계를 분리하여 bank-private 읽기와 bank-shared 브로드캐스트를 체계화함으로써 all-bank에 가까운 연산 처리량을 추구했습니다. 이후에는 BL-PIM에서 DRAM 타이밍 다이어그램을 확장하고, 메모리 컨트롤러와의 협업 메커니즘을 통해 버스트 길이 변화가 다중 요청 간섭과 성능에 미치는 영향을 정리하는 방향으로 확장했습니다. 최근에는 이러한 구성을 재구성형 PIM 디바이스 기반 Memory-Centric 아키텍처 개발과 연결해 시스템 포팅 가능성을 높이는 흐름을 보이고 있습니다.

활용 가능성

활용 가능성은 알앤디써클 특화 AI 에이전트가 생성한 내용으로, 실제 연구 가능 여부는 연구실과의 논의가 필요합니다.

표준 JEDEC 호환 PIM 실행체계
all-bank 연산 동작 모드
bank-private/bank-shared 오퍼랜드 관리
메모리 컨트롤러-디바이스 협업 설계
데이터 일관성 보존 전략
리프레시 친화적 PIM 스케줄링
트랜스포머·시퀀스 모델 가속
비PIM 동시 실행 지원
성능·전력 제약 하 all-bank 운영
상용 플랫폼 포팅 검증