SoC(System-on-Chip) 설계는 다양한 기능을 하나의 칩에 집적하여 고성능, 저전력, 소형화된 전자 시스템을 구현하는 핵심 기술입니다. 본 연구실에서는 SoC 설계의 전 과정에 걸쳐 회로 설계, 아키텍처 설계, 시스템 통합 등 다양한 분야를 아우르며, 최신 반도체 공정과 설계 자동화 기법을 적극적으로 도입하고 있습니다. 특히, 복잡한 시스템의 요구사항을 만족시키기 위해 하드웨어와 소프트웨어의 통합 설계(코디자인) 방법론을 연구하여, 최적의 성능과 효율을 달성하고자 노력하고 있습니다. 하드웨어/소프트웨어 코디자인은 시스템의 성능, 전력 소모, 비용 등 다양한 설계 제약 조건을 동시에 고려하여, 하드웨어와 소프트웨어의 역할을 분배하고 최적화하는 과정입니다. 본 연구실은 이러한 코디자인 기법을 통해, 임베디드 시스템, 모바일 기기, 인공지능 가속기 등 다양한 응용 분야에서 최적화된 SoC 솔루션을 개발하고 있습니다. 또한, 설계 자동화 도구(EDA)와 연계하여 설계 효율성을 극대화하고, 신속한 프로토타이핑 및 검증을 지원합니다. 이러한 연구는 실제 산업 현장에서 요구되는 고신뢰성, 저전력, 고성능 시스템 구현에 직접적으로 기여하고 있습니다. 다양한 산학협력 및 정부 과제를 통해 최신 기술 동향을 반영하고, 실질적인 제품화 및 상용화에 이르는 연구 성과를 창출하고 있습니다. 앞으로도 SoC 설계와 하드웨어/소프트웨어 코디자인 분야에서 세계적인 경쟁력을 갖춘 연구를 지속적으로 수행할 계획입니다.

저전력 설계는 모바일, IoT, 인공지능 등 에너지 효율이 중요한 응용 분야에서 필수적인 기술입니다. 본 연구실은 회로 및 시스템 수준에서의 저전력 설계 기법, 전력 게이팅, 동적 전압 및 주파수 스케일링(DVFS), 근사 연산 등 다양한 저전력 설계 방법론을 연구하고 있습니다. 이를 통해, 칩의 에너지 소비를 최소화하면서도 성능 저하를 방지하는 최적의 설계 솔루션을 제시하고 있습니다. 최근에는 인공지능(AI) 기술을 활용한 전자설계자동화(EDA) 분야로 연구를 확장하고 있습니다. AI 기반 EDA는 회로 합성, 배치 및 배선, 타이밍 분석 등 복잡한 설계 과정을 자동화하고, 설계 품질과 생산성을 크게 향상시킬 수 있습니다. 본 연구실은 강화학습, 딥러닝 등 최신 AI 기법을 도입하여, 아날로그 회로 최적화, 배치 및 라우팅, 전력 관리 정책 등 다양한 설계 문제를 혁신적으로 해결하고 있습니다. 이러한 연구는 반도체 산업의 생산성 향상과 설계 복잡도 극복에 중요한 역할을 하고 있습니다. AI 기반 EDA 기술은 미래 반도체 설계의 패러다임을 변화시키고 있으며, 본 연구실은 관련 특허 및 논문 발표, 산학협력 프로젝트 등을 통해 국내외적으로 선도적인 연구 성과를 내고 있습니다. 앞으로도 저전력 설계와 AI 기반 EDA 분야에서 창의적이고 혁신적인 연구를 지속할 예정입니다.

삼진 논리 회로(ternary logic circuit)는 기존의 이진 논리 회로에 비해 정보 표현의 효율성과 집적도를 높일 수 있는 차세대 회로 기술입니다. 본 연구실은 삼진 논리 회로의 기본 소자 개발부터, 삼진 SRAM, 삼진 곱셈기, 삼진-이진 변환기 등 다양한 응용 회로 설계에 이르기까지 폭넓은 연구를 수행하고 있습니다. 이러한 연구는 저전력, 고효율, 고집적 반도체 시스템 구현에 중요한 기여를 하고 있습니다. 특히, AI 하드웨어 설계 분야에서는 인공지능 알고리즘에 최적화된 하드웨어 가속기, 신경망 가속기, 비전 트랜스포머 가속기 등 다양한 AI 전용 칩 설계에 집중하고 있습니다. 본 연구실은 CNN, 딥러닝, 강화학습 등 다양한 AI 모델의 연산 특성에 맞춘 하드웨어 구조를 개발하고, 근사 연산, 데이터 압축, 양자화 등 최신 저전력 설계 기법을 적용하여 에너지 효율과 성능을 극대화하고 있습니다. 이와 같은 연구는 인공지능 반도체, 엣지 컴퓨팅, 자율주행, 스마트 디바이스 등 다양한 첨단 산업 분야에서 활용되고 있습니다. 본 연구실은 AI 하드웨어 설계와 삼진 논리 회로 분야에서 다수의 특허와 논문을 발표하며, 국내외 학술대회 및 산업체와의 협력을 통해 실질적인 기술 이전과 상용화를 추진하고 있습니다.