본 발명은 복수의 반도체 칩이 적층되어 단일화(singulated)된 디바이스의 얼라인 방법 및 테스트방법에 관한 것으로, 범프(bump)의 크기가 작고 피치가 좁으며, 많은 수의 신호 버스를 포함하는 HBM(High Bandwidth Memory)과 같은 디바이스를 생산한 다음 진공 척에 로딩하기 전에 픽커에 흡착된 상태에서 정밀 얼라인(align)하였다가 진공 척에 로딩할 수 있도록 한 것이다. 이를 위해, 본 발명은 복수 개의 진공 홀(21)을 갖는 진공 척(20)을 준비하는 단계와, 상부비젼(50)이 로딩포지션에 위치된 디바이스(30)의 패턴 및 범프의 위치를 검출하여 그 정보를 제어부에 알리는 단계와, 픽커(40)가 로딩포지션에 위치된 디바이스(30)를 흡착하는 단계와, 상기 픽커(40)에 흡착된 디바이스(30)를 하부비젼(60)이 저면에서 디바이스(30)의 테두리정보를 읽어 제어부에 알리는 단계와, 상기 제어부가 상, 하부비젼(50)(60)에 의해 검출된 디바이스(30)의 패턴 및 범프 위치 그리고 테두리정보에 따라 이를 연산한 다음 픽커(40)의 위치를 X, Y, θ방향으로 조절하여 얼라인하는 단계와, 상기 픽커(40)에 흡착된 디바이스(30)의 얼라인이 완료되고 나면 디바이스(30)를 진공 척(20)에 형성된 진공 홀(21)에 로딩하여 디바이스(30)를 셕션하는 단계로 이루어진 것을...(이하생략)