SISO 복호 방법, 디코더 및 반도체 메모리 시스템
SISO DECODING METHOD, DECODER AND SEMICONDUCTOR MEMORY SYSTEM USING THE SAME
특허 요약
구성부호의 채널 출력에 대한 복호 방법에 있어서, 상기 채널 출력의 각 비트를 사전 설정된 제 1 값으로 매핑하는 단계; 상기 매핑된 제 1 값에 기초하여 에러 비트 정정을 통해 상기 채널 출력에 대응하는 후보 코드워드들을 생성하는 단계; 상기 에러 비트 정정된 후보 코드워드들의 비트들에 대응하는 신뢰도 값들의 합으로 표현되는 상기 채널 출력과의 거리에 기초하여 상기 후보 코드워드들 중에서 상기 채널 출력과의 거리가 최소인 후보 코드워드를 제 1 코드워드로 검출하는 단계; 상기 에러 비트 정정된 후보 코드워드들의 비트들에 대응하는 신뢰도 값들의 합으로 표현되는 상기 채널 출력과의 거리에 기초하여 상기 후보 코드워드들 중에서 제 번째 비트 값이 상기 제 1 코드워드의 제 번째 비트 값의 반전 값이며, 상기 채널 출력과의 거리가 최소인 후보 코드워드를 제 2 코드워드로 검출하는 단계; 및 상기 제 2 코드워드의 존재 여부에 기초하여 연 판정 데이터를 결정하는 단계를 포함하는 복호 방법을 제공한다.
청구항
번호청구항
1

구성부호의 채널 출력에 대한 복호 방법에 있어서,상기 채널 출력의 각 비트를 사전 설정된 제 1 값으로 매핑하는 단계;상기 매핑된 제 1 값에 기초하여 에러 비트 정정을 통해 상기 채널 출력에 대응하는 후보 코드워드들을 생성하는 단계;상기 에러 비트 정정된 후보 코드워드들의 비트들에 대응하는 신뢰도 값들의 합으로 표현되는 상기 채널 출력과 상기 후보 코드워드들 각각과의 거리에 기초하여 상기 후보 코드워드들 중에서 상기 채널 출력과의 거리가 최소인 후보 코드워드를 제 1 코드워드로 검출하는 단계;상기 에러 비트 정정된 후보 코드워드들의 비트들에 대응하는 신뢰도 값들의 합으로 표현되는 상기 채널 출력과 상기 후보 코드워드들 각각과의 거리에 기초하여 상기 후보 코드워드들 중에서 제 번째 비트 값이 상기 제 1 코드워드의 제 번째 비트 값의 반전 값이며, 상기 채널 출력과의 거리가 최소인 후보 코드워드를 제 2 코드워드로 검출하는 단계; 및상기 제 2 코드워드의 존재 여부에 기초하여 연 판정 데이터를 결정하는 단계를 포함하는 복호 방법.

2

제1항에 있어서,상기 제 1 코드워드는하기 수학식1에 의해 검출되는복호방법.(수학식 1) 상기 수학식 1 에서, 는 임의의 코드워드, 은 채널 출력, 는 채널 출력을 구성하는 각 비트가 사전 설정된 값으로 매핑된 제 1값, 는 채널 출력이 임의의 코드워드가 되는 과정에서 정정된 비트 인덱스 들의 집합을 의미함.

3

제1항에 있어서,상기 제 2 코드워드는하기 수학식2에 의해 검출되는복호방법.(수학식 2) 상기 수학식 2 에서, 는 상기 제 1 코드워드의 제 비트 값의 반전된 값을 갖는 임의의 코드워드, 은 채널 출력, 는 채널 출력을 구성하는 각 비트가 사전 설정된 값으로 매핑된 제 1 값, 는 채널 출력이 임의의 코드워드로 되는 과정에서 정정된 비트 인덱스 들의 집합을 의미함.

4

제1항에 있어서,상기 연 판정 데이터를 결정하는 단계는,상기 제 2 코드워드가 존재하는 경우에,상기 연 판정 데이터의 크기를 상기 제 2 코드워드와 상기 채널 출력간의 거리로부터 상기 제 1 코드워드와 상기 채널 출력간의 거리를 감한 값으로 결정하고,상기 연 판정 데이터의 부호를 상기 제 1 코드워드에 기초하여 결정하는복호방법.

5

제4항에 있어서,상기 연 판정 데이터는하기 수학식 3에 의해 생성되는복호방법.(수학식 3) 상기 수학식 3 에서, 는 연 판정 출력데이터의 제 번째 비트 값, 는 상기 제 2 코드워드와 채널 출력간의 거리, 는 상기 제 1 코드워드와 채널 출력간의 거리, 은 상기 제 1 코드워드의 제 번째 비트 값, 는 채널 출력을 구성하는 각 비트가 사전 설정된 값으로 매핑된 제 1 값, 는 채널 출력이 상기 제 2 코드워드되는 과정에서 정정된 비트 인덱스 들의 집합, 는 채널 출력이 상기 제 1 코드워드되는 과정에서 정정된 비트 인덱스 들의 집합을 의미함.

6

제1항에 있어서,상기 연 판정 데이터를 결정하는 단계는,상기 제 2 코드워드가 존재하지 않는 경우에,상기 연 판정 데이터의 크기를 사전 설정된 제 2 값으로 결정하고, 상기 연 판정 데이터의 부호를 상기 제 1 코드워드에 기초하여 결정하는복호방법.

7

제1항에 있어서, 상기 사전 설정된 제 1 값은LLR(log likelihood ratio)값 혹은 상기 LLR값의 상수배인복호방법.

8

제1항에 있어서,상기 후보 코드워드들을 생성하는 단계는체이스 복호를 통하여 상기 후보 코드워드들을 생성하는복호방법.

9

구성부호의 채널 출력의 각 비트를 사전 설정된 제 1 값으로 매핑하는 매핑부;상기 매핑된 제 1 값에 기초하여 상기 채널 출력에 대응하는 후보 코드워드들을 에러 비트 정정을 통해 생성하는 생성부;상기 에러 비트 정정된 후보 코드워드들의 비트들에 대응하는 신뢰도 값들의 합으로 표현되는 상기 채널 출력과 상기 후보 코드워드들 각각과의 거리에 기초하여 상기 후보 코드워드들 중에서 상기 채널 출력과의 거리가 최소인 후보 코드워드를 제 1 코드워드로 검출하는 제 1 검출부;상기 에러 비트 정정된 후보 코드워드들의 비트들에 대응하는 신뢰도 값들의 합으로 표현되는 상기 채널 출력과 상기 후보 코드워드들 각각과의 거리에 기초하여 상기 후보 코드워드들 중에서 제 번째 비트 값이 상기 제 1 코드워드의 제 번째 비트 값의 반전 값이며, 상기 채널 출력과의 거리가 최소인 후보 코드워드를 제 2 코드워드로 검출하는 제 2 검출부; 및상기 제 2 코드워드의 존재 여부에 기초하여 연 판정 데이터를 결정하는 결정부를 포함하는 디코더.

10

제9항에 있어서,상기 제 1 검출부는하기 수학식4로 제 1 코드워드를 검출하는디코더.(수학식 4) 상기 수학식 4 에서, 는 임의의 코드워드, 은 채널 출력, 는 채널 출력을 구성하는 각 비트가 사전 설정된 값으로 매핑된 제 1값, 는 채널 출력이 임의의 코드워드가 되는 과정에서 정정된 비트 인덱스 들의 집합을 의미함.

11

제9항에 있어서,상기 제 2 검출부는하기 수학식5로 제 2 코드워드를 검출하는디코더.(수학식 5) 상기 수학식 5 에서, 는 상기 제 1 코드워드의 제 비트 값의 반전된 값을 갖는 임의의 코드워드, 은 채널 출력, 는 채널 출력을 구성하는 각 비트가 사전 설정된 값으로 매핑된 제 1 값, 는 채널 출력이 임의의 코드워드로 되는 과정에서 정정된 비트 인덱스 들의 집합을 의미함.

12

제9항에 있어서, 상기 연 판정 데이터를 결정하는 결정부는,상기 제 2 코드워드가 존재하는 경우에,상기 연 판정 데이터의 크기를 상기 제 2 코드워드와 상기 채널 출력간의 거리로부터 상기 제 1 코드워드와 상기 채널 출력간의 거리를 감한 값으로 결정하고,상기 연 판정 데이터의 부호를 상기 제 1 코드워드에 기초하여 결정하는디코더.

13

제12항에 있어서,상기 결정부는하기 수학식 6으로 연 판정 데이터를 결정하는디코더.(수학식 6) 상기 수학식 6 에서, 는 연 판정 출력데이터의 제 번째 비트 값, 는 상기 제 2 코드워드와 채널 출력간의 거리, 는 상기 제 1 코드워드와 채널 출력간의 거리, 은 상기 제 1 코드워드의 제 번째 비트 값, 는 채널 출력을 구성하는 각 비트가 사전 설정된 값으로 매핑된 제 1 값, 는 채널 출력이 상기 제 2 코드워드되는 과정에서 정정된 비트 인덱스 들의 집합, 는 채널 출력이 상기 제 1 코드워드되는 과정에서 정정된 비트 인덱스 들의 집합을 의미함.

14

제9항에 있어서,상기 연 판정 데이터를 결정하는 결정부는상기 제 2 코드워드가 존재하지 않는 경우,상기 연 판정 데이터의 크기를 사전 설정된 제 2 값으로 결정하고,상기 연 판정 데이터의 부호를 상기 제 1 코드워드에 기초하여 결정하는디코더.

15

제9항에 있어서,상기 사전 설정된 제 1 값은LLR(log likelihood ratio)값 혹은 상기 LLR값의 상수배인디코더.

16

제9항에 있어서,상기 생성부는체이스 복호를 통하여 상기 후보 코드워드들을 생성하는디코더.

17

반도체 메모리 시스템에 있어서,반도체 메모리 장치; 및컨트롤러를 포함하며,상기 컨트롤러는 구성 부호의 채널 출력의 각 비트를 사전 설정된 제 1 값으로 매핑하는 매핑부;상기 매핑된 제 1 값에 기초하여 에러 비트 정정을 통해 상기 채널 출력에 대응하는 후보 코드워드들을 생성하는 생성부;상기 에러 비트 정정된 후보 코드워드들의 비트들에 대응하는 신뢰도 값들의 합으로 표현되는 상기 채널 출력과 상기 후보 코드워드들 각각과의 거리에 기초하여 상기 후보 코드워드들 중에서 상기 채널 출력과의 거리가 최소인 후보 코드워드를 제 1 코드워드로 검출하는 제 1 검출부;상기 에러 비트 정정된 후보 코드워드들의 비트들에 대응하는 신뢰도 값들의 합으로 표현되는 상기 채널 출력과 상기 후보 코드워드들 각각과의 거리에 기초하여 상기 후보 코드워드들 중에서 제 번째 비트 값이 상기 제 1 코드워드의 제 번째 비트 값의 반전 값이며, 상기 채널 출력과의 거리가 최소인 후보 코드워드를 제 2 코드워드로 검출하는 제 2 검출부; 및상기 제 2 코드워드의 존재 여부에 기초하여 연 판정 데이터를 결정하는 결정부를 포함하는,반도체 메모리 시스템.

18

제17항에 있어서, 상기 연 판정 데이터를 결정하는 결정부는상기 제 2 코드워드가 존재하는 경우에,상기 연 판정 데이터의 크기를 상기 제 2 코드워드와 상기 채널 출력간의 거리로부터 상기 제 1 코드워드와 상기 채널 출력간의 거리를 감한 값으로 결정하고,상기 연 판정 데이터의 부호를 상기 제 1 코드워드에 기초하여 결정하는반도체 메모리 시스템.

19

제17항에 있어서, 상기 연 판정 데이터를 결정하는 결정부는상기 제 2 코드워드가 존재하지 않는 경우에, 상기 연 판정 데이터의 크기를 사전 설정된 제 2 값으로 결정하고, 상기 연 판정 데이터의 부호를 상기 제 1 코드워드에 기초하여 결정하는더 포함하는 반도체 메모리 시스템.

20

제17항에 있어서,상기 생성부는체이스 복호를 통하여 상기 후보 코드워드들을 생성하는반도체 메모리 시스템.