저항 변화 메모리의 수명 연장 방법 및 그 방법을 이용하는 데이터 저장 시스템
METHOD FOR EXTENDING LIFE-TIME OF RESISTIVE CHANGE MEMORY AND DATA STORAGE SYSTEM USING THE SAME
특허 요약
본 발명은 최소 bit flip을 갖도록 쓰여질 데이터의 bit 위치를 바꾸어 데이터 쓰기를 수행함으로써 저항 변화 메모리의 수명을 연장시키는 데에 목적이 있다. 본원의 제1 발명에 따른 저항 변화 메모리의 수명 연장 방법은, 콘트롤러는 해쉬 후보군과 저장 대상 데이터의 비트 위치를 논리 조합하여 데이터/해쉬 후보군을 생성하는 단계; 상기 콘트롤러는 상기 생성된 데이터/해쉬 후보군과 기 저장된 데이터/해쉬를 비교하여 해밍 길이를 연산하는 단계; 저항 변화 메모리 내 소정 비트에 스턱 데이터가 있으면, 상기 콘트롤러는 상기 비트의 상기 스턱 데이터와 상기 생성된 데이터/해쉬 후보군을 매칭시켜 상기 생성된 데이터/해쉬 후보군 중 상기 스턱 데이터와 불일치하는 데이터 후보를 제외하는 단계; 상기 콘트롤러는 상기 생성된 데이터/해쉬 후보군 중 상기 해밍 길이가 가장 짧은 데이터/해쉬 후보를 부호화 데이터/해쉬로 선정하는 단계; 및 상기 콘트롤러는 상기 부호화 데이터/해쉬를 상기 저항 변화 메모리에 저장하는 단계를 포함한다.
청구항
번호청구항
17

제15항에 있어서,상기 논리 조합은 배타적 논리합 또는 배타적 부정논리합을 이용하여 처리되는 데이터 저장 시스템.

1

콘트롤러는 해쉬 후보군과 저장 대상 데이터의 비트 위치를 논리 조합하여 데이터/해쉬 후보군을 생성하는 단계; 상기 콘트롤러는 상기 생성된 데이터/해쉬 후보군과 기 저장된 데이터/해쉬를 비교하여 해밍 길이를 연산하는 단계;저항 변화 메모리 내 소정 비트에 스턱 데이터가 있으면, 상기 콘트롤러는 상기 비트의 상기 스턱 데이터와 상기 생성된 데이터/해쉬 후보군을 매칭시켜 상기 생성된 데이터/해쉬 후보군 중 상기 스턱 데이터와 불일치하는 데이터/해쉬 후보를 제외하는 단계;상기 콘트롤러는 상기 생성된 데이터/해쉬 후보군 중 상기 해밍 길이가 가장 짧은 데이터/해쉬 후보를 부호화 데이터/해쉬로 선정하는 단계; 및상기 콘트롤러는 상기 부호화 데이터/해쉬를 상기 저항 변화 메모리에 저장하는 단계 를 포함하는 저항 변화 메모리의 수명 연장 방법.

2

제1항에 있어서,상기 저항 변화 메모리에 쓰기 요청이 없으면, 상기 콘트롤러는 상기 저항 변화 메모리에 읽기 요청이 있는지 판단하는 단계;상기 읽기 요청이 있으면, 상기 콘트롤러는 기 저장된 해쉬와 기 저장된 데이터의 비트 위치를 논리 조합하여 데이터를 디코딩하며 디코딩된 상기 데이터를 독출하는 데이터 독출 단계를 더 포함하는 저항 변화 메모리의 수명 연장 방법.

3

제1항에 있어서, 상기 콘트롤러가 상기 데이터/해쉬 후보군을 생성하는 단계는,상기 해쉬 후보군 중 개별 해쉬 후보와 상기 저장 대상 데이터의 비트 위치를 각각 배타적 논리합하여 상기 데이터/해쉬 후보군을 생성하는 저항 변화 메모리의 수명 연장 방법.

4

제1항에 있어서, 상기 콘트롤러가 상기 데이터/해쉬 후보군을 생성하는 단계는,상기 해쉬 후보군 중 개별 해쉬 후보와 상기 저장 대상 데이터의 비트 위치를 각각 배타적 부정논리합하여 상기 데이터/해쉬 후보군을 생성하는 저항 변화 메모리의 수명 연장 방법.

5

제3항에 있어서,상기 생성된 데이터/해쉬 후보군의 개수는 매회 저장되는 데이터 비트 수인 저항 변화 메모리의 수명 연장 방법.

6

제2항에 있어서, 상기 데이터 독출 단계는,상기 저장된 해쉬와 상기 저장된 데이터의 비트 위치를 각각 배타적 논리합하여 디코딩된 데이터를 생성하는 저항 변화 메모리의 수명 연장 방법.

7

제2항에 있어서, 상기 데이터 독출 단계는,상기 저장된 해쉬와 상기 저장된 데이터의 비트 위치를 각각 배타적 부정논리합하여 디코딩된 데이터를 생성하는 저항 변화 메모리의 수명 연장 방법.

8

저항 변화 메모리에 쓰기 요청이 있으면, 콘트롤러는 저장 대상 데이터의 비트 위치와 해쉬 후보군을 논리 연산하여 데이터/해쉬 후보군을 생성하는 단계;상기 콘트롤러는 상기 생성된 데이터/해쉬 후보군과 기 저장된 데이터/해쉬를 비교하여 해밍 길이를 연산하는 단계;상기 콘트롤러는 상기 생성된 데이터/해쉬 후보군 중 상기 해밍 길이가 가장 짧은 데이터/해쉬 후보를 부호화 데이터/해쉬로 선정하는 단계; 및상기 콘트롤러는 상기 부호화 데이터/해쉬를 상기 저항 변화 메모리에 저장하는 단계 를 포함하는 저항 변화 메모리의 수명 연장 방법.

9

제8항에 있어서,상기 저항 변화 메모리에 쓰기 요청이 없으면, 상기 콘트롤러는 상기 저항 변화 메모리에 읽기 요청이 있는지 판단하는 단계; 및상기 읽기 요청이 있으면, 상기 콘트롤러는 기 저장된 해쉬와 기 저장된 데이터의 비트 위치를 논리 조합하여 데이터를 디코딩하며 디코딩된 상기 데이터를 독출하는 데이터 독출 단계를 더 포함하는 저항 변화 메모리의 수명 연장 방법.

10

제8항에 있어서, 상기 데이터/해쉬 후보군을 생성하는 단계는,상기 해쉬 후보군 중 개별 해쉬 후보와 상기 저장 대상 데이터의 비트 위치를 각각 배타적 논리합하여 상기 데이터/해쉬 후보군을 생성하는 저항 변화 메모리의 수명 연장 방법.

11

제8항에 있어서, 상기 데이터/해쉬 후보군을 생성하는 단계는,상기 해쉬 후보군 중 개별 해쉬 후보와 상기 저장 대상 데이터의 비트 위치를 각각 배타적 부정논리합하여 상기 데이터/해쉬 후보군을 생성하는 저항 변화 메모리의 수명 연장 방법.

12

제10항에 있어서,상기 생성된 데이터/해쉬 후보군의 개수는 매회 저장되는 데이터 비트 수인 저항 변화 메모리의 수명 연장 방법.

13

제9항에 있어서, 상기 데이터 독출 단계는,상기 저장된 해쉬와 상기 저장된 데이터의 비트 위치를 각각 배타적 논리합하여 디코딩된 데이터를 생성하는 저항 변화 메모리의 수명 연장 방법.

14

제9항에 있어서, 상기 데이터 독출 단계는,상기 저장된 해쉬와 상기 저장된 데이터의 비트 위치를 각각 배타적 부정논리합하여 디코딩된 데이터를 생성하는 저항 변화 메모리의 수명 연장 방법.

15

해쉬 후보군과 저장 대상 데이터의 비트 위치를 논리 조합하여 데이터/해쉬 후보군을 생성하고, 상기 생성된 데이터/해쉬 후보군과 기 저장된 데이터/해쉬를 비교하여 해밍 길이를 연산하고, 저항 변화 메모리 내 소정 비트에 스턱 데이터가 있으면, 상기 비트의 상기 스턱 데이터와 상기 생성된 데이터/해쉬 후보군을 매칭시켜 상기 생성된 데이터/해쉬 후보군 중 상기 스턱 데이터와 불일치하는 데이터/해쉬 후보를 제외하고, 상기 생성된 데이터/해쉬 후보군 중 상기 해밍 길이가 가장 짧은 데이터/해쉬 후보를 부호화 데이터/해쉬로 선정하고, 상기 부호화 데이터/해쉬를 상기 저항 변화 메모리에 저장하는 콘트롤러를 포함하는 데이터 저장 시스템.

16

제15항에 있어서,상기 생성된 데이터/해쉬 후보군의 개수는 매회 저장되는 데이터 비트 수인 데이터 저장 시스템.

18

저항 변화 메모리에 쓰기 요청이 있으면, 저장 대상 데이터의 비트 위치와 해쉬 후보군을 논리 연산하여 데이터/해쉬 후보군을 생성하고, 상기 생성된 데이터/해쉬 후보군과 기 저장된 데이터/해쉬를 비교하여 해밍 길이를 연산하고, 상기 생성된 데이터/해쉬 후보군 중 상기 해밍 길이가 가장 짧은 데이터/해쉬 후보를 부호화 데이터/해쉬로 선정하고, 상기 부호화 데이터/해쉬를 상기 저항 변화 메모리에 저장하는 콘트롤러를 포함하는 데이터 저장 시스템.

19

제18항에 있어서,상기 생성된 데이터/해쉬 후보군의 개수는 매회 저장되는 데이터 비트 수인 데이터 저장 시스템.

20

제18항에 있어서,상기 논리 연산은 배타적 논리합 또는 배타적 부정논리합을 이용하여 처리되는 데이터 저장 시스템.