복수의 카운트 신호를 생성하도록 구성된 복수의 플립플롭;클럭 신호 및 카운트 종료 신호에 응답하여 상기 복수의 플립플롭 중에서 최하위 비트의 카운트 신호를 생성하는 플립플롭의 입력단 레벨의 천이를 방지하도록 구성된 제어부; 및상기 카운트 종료 신호에 응답하여 상기 최하위 비트의 카운트 신호를 생성하는 플립플롭을 제외한 나머지 플립플롭들의 카운트 동작을 중지시키도록 구성된 다중화기를 포함하는 디지털 카운터.

제 1 항에 있어서,상기 복수의 플립플롭 중에서상기 최하위 비트의 카운트 신호를 생성하는 플립플롭을 제외한 나머지 플립플롭들은 이전 플립플롭의 반전 출력단이 자신의 클럭단에 연결되는 디지털 카운터.

제 1 항에 있어서,상기 복수의 플립플롭 중에서상기 최하위 비트의 카운트 신호를 생성하는 플립플롭을 제외한 나머지 플립플롭들은 각각 자신의 반전 출력단이 자신의 입력단과 연결되는 디지털 카운터.

제 1 항에 있어서,상기 제어부는상기 카운트 종료 신호가 비 활성화 레벨을 유지하는 동안 상기 클럭 신호가 상기 최하위 비트의 카운트 신호를 생성하는 플립플롭의 입력단에 인가되는 것을 방지하도록 구성되는 디지털 카운터.

제 1 항에 있어서,상기 제어부는상기 클럭 신호와 상기 카운트 종료 신호를 조합하여 상기 최하위 비트의 카운트 신호를 생성하는 플립플롭의 입력단에 제공하도록 구성된 로직 게이트, 및상기 카운트 종료 신호를 정해진 시간 동안 지연시켜 출력하도록 구성된 지연기를 포함하는 디지털 카운터.

삭제

제 1 항에 있어서,상기 다중화기는상기 카운트 종료 신호의 활성화에 응답하여 상기 최하위 비트의 카운트 신호를 생성하는 플립플롭 다음 순번의 플립플롭의 카운트 동작을 중지시키도록 구성되는 디지털 카운터.

제 1 항에 있어서,상기 최하위 비트의 카운트 신호를 생성하는 플립플롭은입력단을 통해 입력된 입력 신호를 래치하여 내부 노드를 상기 입력 신호 레벨로 유지시키도록 구성된 제 1 래치, 및상기 내부 노드의 레벨을 래치하여 출력단의 레벨을 유지시키도록 구성된 제 2 래치를 포함하는 디지털 카운터.

제 8 항에 있어서,상기 카운트 종료 신호가 비 활성화 레벨을 유지하는 동안 상기 제어부에 의해 상기 제 1 래치 및 상기 제 2 래치의 토글링 동작이 차단되도록 구성되는 디지털 카운터.

클럭 신호 및 카운트 종료 신호를 조합하여 제 1 제어 신호 및 제 2 제어 신호를 생성하도록 구성된 제어부;상기 제 1 제어 신호를 입력단에 제공받는 제 1 플립플롭;상기 클럭 신호를 클럭단에 입력받는 제 2 플립플롭;상기 제 2 제어 신호에 응답하여 상기 제 2 플립플롭의 출력단 또는 반전 출력단을 상기 제 2 플립플롭의 입력단과 연결시키도록 구성된 다중화기를 포함하는 디지털 카운터.

제 10 항에 있어서,상기 제 2 플립플롭의 반전 출력단이 자신의 클럭단에 연결된 제 3 플립플롭을 더 포함하는 디지털 카운터.

제 10 항에 있어서,상기 제어부는상기 카운트 종료 신호를 정해진 시간만큼 지연시켜 상기 제 2 제어 신호를 생성하도록 구성되는 디지털 카운터.

제 10 항에 있어서,상기 제 1 플립플롭은상기 제 2 제어 신호를 클럭단에 입력받도록 구성되는 디지털 카운터.

제 11 항에 있어서,상기 제 3 플립플롭은자신의 반전 출력단이 자신의 입력단에 연결되는 디지털 카운터.

제 10 항에 있어서,상기 제 1 플립플롭은입력단을 통해 입력된 입력 신호를 래치하여 내부 노드를 상기 입력 신호 레벨로 유지시키도록 구성된 제 1 래치, 및상기 내부 노드의 레벨을 래치하여 출력단의 레벨을 유지시키도록 구성된 제 2 래치를 포함하는 디지털 카운터.

제 15 항에 있어서,상기 카운트 종료 신호가 비 활성화 레벨을 유지하는 동안 상기 제어부에 의해 상기 제 1 래치 및 상기 제 2 래치의 토글링 동작이 차단되도록 구성되는 디지털 카운터.