제1 항에 있어서,상기 전하 트랩 패턴들은 수직적으로 인접하는 상기 게이트 전극들 사이에 각각 배치되는 3차원 반도체 메모리 장치.

제2 항에 있어서,상기 전하 트랩 패턴들은 상기 게이트 전극들과 수직적으로 중첩되는 3차원 반도체 메모리 장치.

제1 항에 있어서,상기 전하 트랩 패턴들은 상기 게이트 전극들과 상기 기판의 상면에 나란한 방향으로 중첩되지 않는 3차원 반도체 메모리 장치.

제1 항에 있어서,상기 전하 트랩 패턴들의 상기 제1 방향으로의 길이는 상기 층간 절연막들의 상기 제1 방향으로의 길이보다 짧은 3차원 반도체 메모리 장치.

제1 항에 있어서,상기 기판의 상면에 나란한 방향에 대하여, 상기 블록킹 절연막의 폭은 상기 전하 트랩 패턴들의 폭보다 작은 3차원 반도체 메모리 장치.

기판;상기 기판 상에서, 상기 기판의 상면에 수직한 제1 방향으로 서로 교번적으로 적층된 층간 절연막들 및 게이트 전극들을 포함하는 적층 구조체;상기 적층 구조체를 관통하고, 상기 제1 방향을 따라 연장되는 반도체 패턴;상기 적층 구조체와 상기 반도체 패턴 사이의 터널링 절연막;상기 적층 구조체와 상기 터널링 절연막 사이의 전하 저장막;상기 전하 저장막과 상기 층간 절연막들 사이에 배치되는 전하 트랩 패턴들; 및상기 게이트 전극들과 상기 전하 저장막 사이 및 상기 층간 절연막들과 상기 전하 트랩 패턴들 사이의 블록킹 절연막을 포함하는 3차원 반도체 메모리 장치.

제1 항에 있어서,상기 전하 트랩 패턴들 및 상기 전하 저장막은 실리콘 질화물을 포함하되,상기 전하 트랩 패턴들의 질소 농도(at%)는 상기 전하 저장막의 질소 농도(at%)보다 작은 3차원 반도체 메모리 장치.

3차원 반도체 메모리 장치; 및입출력 패드를 통하여 상기 3차원 반도체 메모리 장치와 전기적으로 연결되며, 상기 3차원 반도체 메모리 장치를 제어하는 컨트롤러를 포함하되,상기 3차원 반도체 메모리 장치는:기판;상기 기판 상에서, 상기 기판의 상면에 수직한 제1 방향으로 서로 교번적으로 적층된 층간 절연막들 및 게이트 전극들을 포함하는 적층 구조체;상기 적층 구조체를 관통하고, 상기 제1 방향을 따라 연장되는 반도체 패턴;상기 적층 구조체와 상기 반도체 패턴 사이의 터널링 절연막;상기 적층 구조체와 상기 터널링 절연막 사이의 전하 저장막;상기 전하 저장막과 상기 층간 절연막들 사이에 배치되는 전하 트랩 패턴들; 및상기 게이트 전극들과 상기 전하 저장막 사이 및 상기 층간 절연막들과 상기 전하 트랩 패턴들 사이의 블록킹 절연막을 포함하는 3차원 반도체 메모리 장치.

제8 항에 있어서,상기 전하 트랩 패턴들은 수직적으로 인접하는 상기 게이트 전극들 사이에 각각 배치되는 3차원 반도체 메모리 장치.

제8 항에 있어서,상기 전하 트랩 패턴들 및 상기 전하 저장막은 실리콘 질화물을 포함하되,상기 전하 트랩 패턴들의 질소 농도(at%)는 상기 전하 저장막의 질소 농도(at%)보다 작은 3차원 반도체 메모리 장치.