반도체 장치 및 이를 포함하는 데이터 저장 시스템을 제공한다. 이 반도체 장치는 기판 및 상기 기판 상의 주변 회로를 포함하는 하부 구조물; 및 상기 하부 구조물 상의 상부 구조물을 포함한다. 상기 상부 구조물은 층간 절연 층들 및 게이트 층들을 포함하는 적층 구조물, 상기 적층 구조물을 관통하는 수직 메모리 구조물, 상기 적층 구조물 아래에서 상기 수직 메모리 구조물과 전기적으로 연결되는 비트라인, 상기 적층 구조물 상에서 상기 수직 메모리 구조물과 전기적으로 연결되는 도전성 패턴, 및 상기 도전성 패턴을 덮는 상부 절연 층 및 상기 상부 절연 층 상의 캐핑 절연 층을 포함하고, 상기 수직 메모리 구조물은 절연성 코어 영역, 상기 절연성 코어 영역 상에서 상기 도전성 패턴과 전기적으로 연결되는 제1 패드 패턴, 상기 절연성 코어 영역의 측면 및 상기 제1 패드 패턴의 측면 상의 유전체 구조물, 및 상기 절연성 코어 영역과 상기 유전체 구조물 사이 및 상기 절연성 코어 영역과 상기 제1 패드 패턴 사이의 채널 층을 포함하고, 상기 채널 층은 상기 유전체 구조물과 접촉하는 제1 부분 및 상기 제1 부분으로부터 연장되고 상기 제1 패드 패턴의 하부면과 상기 절연성 코어 영역의 상부면 사이에 배치되는 제2 부분을 포함한다.