셀 영역, 코어 영역, 및 상기 셀 영역과 상기 코어 영역 사이의 경계 영역을 포함하는 기판, 상기 셀 영역은 활성 영역들을 포함하고; 상기 활성 영역들과 공통적으로 연결되며 제 1 방향을 따라 상기 경계 영역으로 연장되는 셀 도전 라인들;상기 셀 도전 라인들과 연결되며 상기 경계 영역 상으로부터 상기 코어 영역으로 연장되는 코어 도전 라인들; 및상기 경계 영역에서, 상기 코어 도전 라인들 아래에 제공되고 상기 셀 도전 라인들 각각으로부터 수평적으로 연장되는 더미 라인들을 포함하고,상기 더미 라인들 각각은 제 1 절연 패턴, 상기 제 1 절연 패턴 상의 제 2 절연 패턴, 및 상기 제 1 절연 패턴의 측벽 상의 스페이서를 포함하고,상기 더미 라인들의 측벽은 단차 부분(step portion)을 포함하고, 상기 제 1 절연 패턴의 상면은 상기 단차 부분 보다 낮은 반도체 소자.