수직 전계 효과 트랜지스터 및 그 제조 방법
VERTICAL FIELD EFFECT TRANSISTOR AND METHOD FOR MANUFACTURING THE SAME
특허 요약
본 발명은 수직 전계 효과 트랜지스터 및 그 제조 방법에 관한 것이다. 일 실시 예에 따른 수직 전계 효과 트랜지스터는 기판; 상기 기판 상에 수직 방향으로 적층되는 소스 영역, 절연막, 및 드레인 영역; 및 상기 기판의 상면 및 상기 수직 방향으로 적층된 소스 영역, 절연막, 및 드레인 영역을 감싸도록 적층되는 터널 배리어, 액티브 영역, 게이트 배리어, 및 게이트 영역을 포함할 수 있다.
청구항
번호청구항
1

수직 전계 효과 트랜지스터에 있어서,기판;상기 기판 상에 수직 방향으로 적층되는 소스 영역, 절연막, 및 드레인 영역; 및상기 기판의 상면 및 상기 수직 방향으로 적층된 소스 영역, 절연막, 및 드레인 영역을 감싸도록 적층되는 터널 배리어, 액티브 영역, 게이트 배리어, 및 게이트 영역을 포함하는 것을 특징으로 하는 수직 전계 효과 트랜지스터.

2

제 1 항에 있어서,상기 액티브 영역의 두께(thickness)는증착(deposition) 공정에 의해 제어되는 것을 특징으로 하는 수직 전계 효과 트랜지스터.

3

제 1 항에 있어서,상기 터널 배리어 및 상기 게이트 배리어는 산화규소(SiO2), 산화하프늄(HfO2), 또는 알루미나(Al2O3) 중 하나로 형성되는 것을 특징으로 하는 수직 전계 효과 트랜지스터.

4

제 1 항에 있어서,상기 게이트 영역은 폴리 실리콘(poly-Si), 텅스텐(tungsten, W), 탄탈럼(tantalum, Ta), 티타늄니트로겐(TiN), 탄탈럼질소(TaN), 또는 텅스텐질소(WN) 중 하나로 형성되고,상기 드레인 영역 및 상기 소스 영역은 폴리 실리콘(poly-Si)으로 형성되고,상기 액티브 영역은 실리콘(Si), 실리콘게르마늄(SiGe), 게르마늄(Ge), 갈륨비소(GaAs), 인듐갈륨비소(InGaAs), 또는 인듐인화물(InP) 중 하나로 형성되는 것을 특징으로 하는 수직 전계 효과 트랜지스터.

5

수직 전계 효과 트랜지스터에 있어서,기판;상기 기판 상에 수직 방향으로 적층되는 소스 영역 및 절연막;상기 기판의 상면 및 상기 수직 방향으로 적층된 소스 영역 및 절연막을 감싸도록 형성되는 터널 배리어;상기 터널 배리어의 수평면 및 상기 터널 배리어의 제1 수직면 일부와 접촉되도록 형성되는 제1 액티브 영역;상기 터널 배리어의 수평면 및 상기 터널 배리어의 제2 수직면 일부와 접촉되도록 형성되는 제2 액티브 영역;상기 제1 액티브 영역과 수직 방향으로 적층되며, 상기 터널 배리어의 제1 수직면의 다른 일부와 접촉되도록 형성되는 제1 드레인 영역;상기 제2 액티브 영역과 수직 방향으로 적층되며, 상기 터널 배리어의 제2 수직면의 다른 일부와 접촉되도록 형성되는 제2 드레인 영역;상기 제1 액티브 영역, 상기 제1 드레인 영역, 상기 터널 배리어의 상면, 상기 제2 드레인 영역, 및 상기 제2 액티브 영역을 감싸도록 형성되는 게이트 배리어; 및상기 게이트 배리어를 감싸도록 형성되는 게이트 영역을 포함하는 것을 특징으로 하는 수직 전계 효과 트랜지스터.

6

제 5 항에 있어서,상기 제1 액티브 영역 및 상기 제2 액티브 영역은증착(deposition) 공정으로 형성되는 것을 특징으로 하는 수직 전계 효과 트랜지스터.

7

수직 전계 효과 트랜지스터의 제조 방법에 있어서,기판 상에 수직 방향으로 적층하여 소스 영역, 절연막, 및 드레인 영역을 형성하는 단계;상기 드레인 영역 상에 하드 마스크 층을 형성하고, 패터닝하는 단계;상기 적층된 소스 영역, 절연막, 및 드레인 영역 중 일부를 제거하는 단계;상기 기판의 상면 및 제거되지 않은 소스 영역, 절연막, 및 드레인 영역을 감싸도록 터널 배리어를 형성하는 단계;상기 터널 배리어를 감싸도록 액티브 영역을 형성하는 단계;상기 액티브 영역을 감싸도록 게이트 배리어를 형성하는 단계;상기 게이트 배리어를 감싸도록 게이트 영역을 형성하는 단계; 및상기 게이트 영역, 상기 소스 영역, 및 상기 드레인 영역과 각각 연결되는 금속 전극들을 형성하는 단계를 포함하는 것을 특징으로 하는 방법.

8

제 7 항에 있어서,상기 액티브 영역을 형성하는 단계는증착(deposition) 공정을 통해 지정된 두께(thickness)로 상기 액티브 영역을 형성하는 단계를 포함하는 것을 특징으로 하는 방법.

9

제 7 항에 있어서,상기 터널 배리어 및 상기 게이트 배리어는 산화규소(SiO2), 산화하프늄(HfO2), 또는 알루미나(Al2O3) 중 하나로 형성되는 것을 특징으로 하는 방법.

10

제 7 항에 있어서,상기 게이트 영역은 폴리 실리콘(poly-Si), 텅스텐(tungsten, W), 탄탈럼(tantalum, Ta), 티타늄니트로겐(TiN), 탄탈럼질소(TaN), 또는 텅스텐질소(WN) 중 하나로 형성되고,상기 드레인 영역 및 상기 소스 영역은 폴리 실리콘(poly-Si)으로 형성되고,상기 액티브 영역은 실리콘(Si), 실리콘게르마늄(SiGe), 게르마늄(Ge), 갈륨비소(GaAs), 인듐갈륨비소(InGaAs), 또는 인듐인화물(InP) 중 하나로 형성되는 것을 특징으로 하는 방법.