일 방향으로 배열된 복수의 제 1 배선; 상기 제 1 배선과 연결 형성된 복수의 도전 패턴; 상기 도전 패턴 상에 형성된 가변 저항층; 상기 가변 저항층 상의 상기 도전 패턴의 일부를 지나도록 상기 제 1 배선과 교차되는 방향으로 배열된 복수의 제 2 배선; 및 상기 가변 저항층 상의 상기 도전 패턴의 나머지 일부를 지나도록 상기 제 1 배선과 교차되는 방향으로 배열된 복수의 제 3 배선을 포함하는 가변 저항 메모리 소자.

제 1 항에 있어서, 상기 도전 패턴은 상기 제 1 배선의 측면으로부터 상부로 돌출되며, 상기 제 1 배선의 높이보다 높게 형성된 가변 저항 메모리 소자.

제 2 항에 있어서, 상기 도전 패턴은 4F2의 면적에 복수 형성되는 가변 저항 메모리 소자.

제 1 항에 있어서, 상기 도전 패턴은 상기 제 1 배선의 상부로부터 돌출되어 형성된 가변 저항 메모리 소자.

제 1 항에 있어서, 상기 가변 저항층은 금속 산화물, PCMO(Pr1-XCaXMnO3, 0003c#X003c#1), 칼코게나이드(chalcogenide), 페로브스카이트(perovskite) 및 금속 도핑된 고체 전해질의 적어도 어느 하나로 형성된 가변 저항 메모리 소자.

제 5 항에 있어서, 상기 도전 패턴과 상기 가변 저항층 사이에 터널링 배리어가 더 형성된 가변 저항 메모리 소자.

제 1 항에 있어서, 상기 제 2 배선은 평면 방향에서 상기 제 1 배선과 예각을 이루며 연장 형성된 가변 저항 메모리 소자.

제 7 항에 있어서, 상기 제 3 배선은 평면 방향에서 상기 제 1 배선과 예각을 이루고, 상기 제 2 배선과 직교하는 방향으로 연장 형성된 가변 저항 메모리 소자.

제 8 항에 있어서, 상기 제 2 배선 및 제 3 배선 사이에 마련된 절연층을 더 포함하는 가변 저항 메모리 소자.

제 9 항에 있어서, 상기 제 3 배선은 상기 절연층 내에 형성된 홀 또는 트렌치를 통해 상기 도전 패턴 상의 상기 가변 저항층 상에 접하여 형성된 가변 저항 메모리 소자.

제 10 항에 있어서, 상기 제 2 배선은 상기 복수의 제 1 배선의 일 측면에 형성된 상기 도전 패턴 상을 지나도록 형성된 가변 저항 메모리 소자.

제 11 항에 있어서, 상기 제 3 배선은 상기 복수의 제 1 배선의 타 측면에 형성된 상기 도전 패턴 상을 지나도록 형성된 가변 저항 메모리 소자.

제 1 항에 있어서, 상기 복수의 제 1 배선, 도전 패턴, 가변 저항층, 제 2 배선 및 제 3 배선이 일 소자층을 이루고, 복수의 상기 소자층이 적층된 가변 저항 메모리 소자.

제 13 항에 있어서, 상기 복수의 소자층 각각의 사이에 형성된 층간 절연막을 더 포함하는 가변 저항 메모리 소자.

일 방향으로 배열된 복수의 하부 배선; 상기 복수의 하부 배선과 교차되는 방향으로 배열된 복수의 제 1 상부 배선; 상기 복수의 하부 배선과 교차하고, 상기 복수의 제 1 상부 배선과 직교하는 방향으로 배열된 복수의 제 2 상부 배선; 및 상기 하부 배선과 제 1 및 제 2 상부 배선 사이에 형성된 복수의 가변 저항 소자를 포함하는 가변 저항 메모리 소자.

제 15 항에 있어서, 상기 가변 저항 소자는 상기 제 1 배선 상에 형성된 도전 패턴과, 상기 도전 패턴 상에 형성된 가변 저항층을 포함하는 가변 저항 메모리 소자.

제 16 항에 있어서, 상기 도전 패턴은 4F2의 면적에 복수로 형성되어 4F2의 면적당 복수 비트의 프로그램이 가능한 가변 저항 메모리 소자.

일 방향으로 배열된 복수의 하부 배선; 상기 복수의 하부 배선과 교차되는 방향으로 배열된 복수의 제 1 상부 배선; 상기 복수의 하부 배선과 교차하고, 상기 복수의 제 1 상부 배선과 직교하는 방향으로 배열된 복수의 제 2 상부 배선; 및 상기 하부 배선과 제 1 및 제 2 상부 배선 사이에 형성된 복수의 가변 저항 소자를 포함하고, 상기 하부 배선 중 선택된 적어도 어느 하나에 제 1 프로그램 전압을 인가하고, 상기 제 1 및 제 2 상부 배선중 선택된 적어도 어느 하나에 제 2 프로그램 전압을 인가하여 선택된 적어도 하나의 가변 저항 소자를 프로그램하며, 선택된 상기 가변 저항 소자와 연결된 상기 하부 배선에 읽기 전압을 인가하고, 상기 선택된 가변 저항 소자와 연결된 상기 제 1 또는 제 2 상부 배선에 접지 전압을 인가하여 상기 가변 저항 소자의 프로그램 상태를 읽는 가변 저항 메모리 소자의 구동 방법.

제 18 항에 있어서, 상기 제 1 프로그램 전압은 포지티브 전압이고, 상기 제 2 프로그램 전압은 네가티브 전압인 가변 저항 메모리 소자의 구동 방법.

제 19 항에 있어서, 상기 선택된 가변 저항 소자를 프로그램할 때 선택되지 않은 상기 하부 배선과 선택되지 않은 상기 제 1 및 제 2 상부 배선에 접지 전압을 인가하는 가변 저항 메모리 소자의 구동 방법.

제 18 항에 있어서, 상기 선택된 가변 저항 소자와 연결된 상기 제 1 상부 배선 또는 제 2 상부 배선의 전위 변화를 센싱하여 상기 가변 저항 소자의 프로그램 상태를 읽는 가변 저항 메모리 소자의 구동 방법.

제 19 항에 있어서, 상기 선택된 가변 저항 소자의 프로그램 상태를 읽을 때 선택되지 않은 상기 가변 저항 소자와 연결된 상기 하부 배선, 제 1 및 제 2 상부 배선에는 상기 읽기 전압보다 낮은 전압을 인가하는 가변 저항 메모리 소자의 구동 방법.

기판 상에 일 방향으로 연장되는 복수의 하부 배선을 형성하는 단계; 상기 하부 배선과 연결되도록 사이드월 스페이서를 이용하여 복수의 도전 패턴을 형성하는 단계; 상기 복수의 도전 패턴 상에 가변 저항층을 형성하는 단계; 및 상기 복수의 도전 패턴 상을 지나도록 더블 패터닝을 이용하여 상기 가변 저항층 상에 복수의 상부 배선을 형성하는 단계를 포함하는 가변 저항 메모리 소자의 제조 방법.

제 23 항에 있어서, 상기 상부 배선은 상기 복수의 도전 패턴의 일부를 지나도록 상기 더블 패터닝을 이용하여 상기 가변 저항층 상에 복수의 제 1 상부 배선을 형성하는 단계; 및 상기 복수의 도전 패턴의 나머지 일부를 지나도록 상기 제 1 상부 배선과 절연되면서 직교하는 방향으로 연장하는 복수의 제 2 상부 배선을 형성하는 단계를 포함하는 가변 저항 메모리 소자의 제조 방법.

제 24 항에 있어서, 상기 복수의 도전 패턴을 형성하는 단계는, 상기 복수의 하부 배선 상에 복수의 제 1 마스크막을 적층하고 이들 측면에 도전층 사이드월 스페이서를 형성하는 단계; 상기 하부 배선과 직교하는 방향으로 복수의 제 2 마스크막을 형성한 후 그 측벽에 절연층 사이드월 스페이서를 형성하는 단계; 상기 절연층 사이드월 스페이서를 식각 마스크로 상기 제 2 마스크막을 제거하는 단계; 상기 절연층 사이드월 스페이서 및 제 1 마스크막을 식각 마스크로 노출된 상기 도전층 사이드월 스페이서를 선택적으로 제거하는 단계; 및 상기 절연층 사이드월 스페이서 및 제 1 마스크막을 제거하는 단계를 포함하는 가변 저항 메모리 소자의 제조 방법.

제 25 항에 있어서, 상기 제 2 마스크막은 상기 제 1 마스크막 및 절연층 사이드월 스페이서와 식각률이 다른 물질로 형성하는 가변 저항 메모리 소자의 제조 방법.

제 24 항에 있어서, 상기 도전 패턴이 일부 노출되도록 상기 기판 상에 절연층을 형성하는 단계를 더 포함하는 가변 저항 메모리 소자의 제조 방법.

제 24 항에 있어서, 상기 제 1 상부 배선을 형성하는 단계는, 상기 가변 저항층 상에 도전층 및 감광막을 형성하는 단계; 상기 감광막을 1차 노광하여 제 1 폭의 노광 영역과 제 2 폭의 비노광 영역을 형성하는 단계; 상기 감광막의 비노광 영역을 제 1 폭으로 2차 노광하는 단계; 상기 1차 및 2차 노광 영역을 현상하여 감광막 패턴을 형성하는 단계; 상기 감광막 패턴을 식각 마스크로 상기 도전층을 식각하는 단계를 포함하는 가변 저항 메모리 소자의 제조 방법.

제 24 항에 있어서, 상기 제 1 상부 배선 상에 절연층을 형성한 후 상기 절연층 내에 상기 도전 패턴의 다른 일부를 개방하는 콘택홀을 형성하는 단계를 더 포함하고, 상기 제 2 상부 배선은 상기 콘택홀이 매립되도록 상기 절연층 상에 형성하는 가변 저항 메모리 소자의 제조 방법.

제 29 항에 있어서, 상기 콘택홀을 형성하는 단계는, 상기 도전 패턴의 다른 일부 상의 상기 가변 저항층이 노출되도록 상기 절연층을 식각하여 상기 콘택홀보다 큰 제 1 콘택홀을 형성하는 단계; 및 상기 제 1 콘택홀의 측면에 사이드월을 형성하는 단계를 포함하는 가변 저항 메모리 소자의 제조 방법.

제 30 항에 있어서, 상기 제 2 상부 배선을 형성하는 단계는, 상기 콘택홀이 매립되도록 상기 절연층 상에 도전층 및 감광막을 형성하는 단계; 상기 감광막을 1차 노광하여 제 1 폭의 노광 영역과 제 2 폭의 비노광 영역을 형성하는 단계; 상기 감광막의 비노광 영역을 제 1 폭으로 2차 노광하는 단계; 상기 1차 및 2차 노광 영역을 현상하여 감광막 패턴을 형성하는 단계; 상기 감광막 패턴을 식각 마스크로 상기 도전층을 식각하는 단계를 포함하는 가변 저항 메모리 소자의 제조 방법.

제 23 항에 있어서, 상기 복수의 하부 배선은 더블 패터닝을 이용하여 형성하는 가변 저항 메모리 소자의 제조 방법.

제 23 항에 있어서, 상기 상부 배선 상에 층간 절연막을 형성하는 단계; 및 상기 하부 배선, 도전 패턴, 가변 저항층 및 상부 배선을 순차적으로 형성하여 소자층을 형성하는 단계를 더 포함하고, 상기 층간 절연막과 상기 소자층을 복수 적층하여 3차원 구조를 제조하는 가변 저항 메모리 소자의 제조 방법.

저항 변화 메모리 소자 및 이에 접속된 프로세서를 구비하는 전자 제품이고, 상기 저항 변화 메모리 소자는, 일 방향으로 배열된 복수의 하부 배선; 상기 복수의 하부 배선과 교차되는 방향으로 배열된 복수의 제 1 상부 배선; 상기 복수의 하부 배선과 교차하고, 상기 복수의 제 1 상부 배선과 직교하는 방향으로 배열된 복수의 제 2 상부 배선; 및 상기 하부 배선과 제 1 및 제 2 상부 배선 사이에 형성된 복수의 가변 저항 소자를 포함하는 전자 제품.