기판 상에 서로 평행하게 배열된 복수개의 제1 방향 신호선들; 상기 제1 방향 신호선들의 서로 마주보는 측벽들 사이에 일렬로 위치하는 복수개의 도전성 필라들(conductive pillars); 및 상기 각 도전성 필라의 측벽과 이에 인접하는 상기 신호선의 측벽 사이에 위치하는 저항변화물질막을 포함하는 저항 변화 메모리 소자 어레이.

제1항에 있어서, 상기 제1 방향 신호선들 상에 상기 제1 방향 신호선들에 교차하는 서로 평행하게 배열된 제2 방향 신호선들을 더 포함하고, 상기 도전성 필라들은 상기 제1 방향 신호선들의 서로 마주보는 측벽들과 상기 제2 방향 신호선들의 서로 마주보는 측벽들로 둘러싸인 공간들 내에 각각 위치하는 저항 변화 메모리 소자 어레이.

제2항에 있어서, 상기 제1 방향 신호선들과 상기 제2 방향 신호선들 사이에 위치하는 층간절연막을 더 포함하는 저항 변화 메모리 소자 어레이.

제3항에 있어서, 상기 제2 방향 신호선들은 연장되어 상기 제1 방향 신호선들의 서로 마주보는 측벽들 사이에 위치하되, 상기 층간 절연막은 제1 방향 신호선의 측벽과 상기 제2 방향 신호선 사이에 위치하는 저항 변화 메모리 소자 어레이.

제1항에 있어서, 상기 저항변화물질막은 금속산화물막(transition metal oxide layer), PCMO(Pr1-XCaXMnO3, 0003c#X003c#1)막, 칼코게나이드(chalcogenide)막, 페로브스카이트(perovskite)막, 또는 금속도핑된 고체전해질막인 저항 변화 메모리 소자 어레이.

제1항에 있어서, 상기 도전성 필라의 측벽과 상기 저항변화물질막 사이, 또는 상기 저항변화물질막과 상기 신호선 사이에 위치하는 터널링 배리어 절연막을 더 포함하는 저항 변화 메모리 소자 어레이.

도전성 필라; 상기 도전성 필라의 측벽과 중첩하는 신호선; 및 상기 도전성 필라의 측벽과 상기 신호선 사이에 위치하는 저항변화물질막을 포함하는 저항 변화 메모리 소자.

제7항에 있어서, 상기 신호선은 상기 도전성 필라의 서로 마주보는 양측 측벽들에 중첩하고 서로 평행한 한 쌍의 제1 방향 신호선들을 포함하는 저항 변화 메모리 소자.

제8항에 있어서, 상기 신호선은 상기 도전성 필라의 서로 마주보는 양측 측벽들에 중첩하고 상기 제1 방향 신호선들 상부에서 상기 제1 방향 신호선들에 교차하는 한 쌍의 제2 방향 신호선들을 더 포함하는 저항 변화 메모리 소자.

제9항에 있어서, 상기 제1 방향 신호선과 상기 제2 방향 신호선 사이에 위치하는 층간절연막을 더 포함하는 저항 변화 메모리 소자.

제7항에 있어서, 상기 도전성 필라의 측벽과 상기 저항변화물질막 사이, 또는 상기 저항변화물질막과 상기 신호선 사이에 위치하는 터널링 배리어 절연막을 더 포함하는 저항 변화 메모리 소자.

기판 상에 서로 평행하게 위치하는 한 쌍의 제1 방향 신호선들; 상기 제1 방향 신호선들을 덮는 제1 층간절연막; 상기 제1 층간절연막 내에 위치하고 상기 제1 방향 신호선들의 서로 마주보는 측벽들을 노출시키는 홀; 상기 홀 내에 위치하는 도전성 필라; 및 상기 홀 내에 상기 도전성 필라의 측벽과 상기 제1 방향 신호선의 측벽 사이에 위치하는 저항변화물질막을 포함하는 저항 변화 메모리 소자.

제12항에 있어서, 상기 제1 층간절연막 상에 상기 제1 방향 신호선들에 교차하는 한 쌍의 제2 방향 신호선들; 및 상기 제2 방향 신호선들을 덮는 제2 층간절연막을 더 포함하고, 상기 홀은 상기 제2 층간절연막 내로 연장되고, 상기 홀 내에는 상기 제2 방향 신호선들의 서로 마주보는 측벽들이 노출되고, 상기 저항변화물질막은 연장되어 상기 도전성 필라의 측벽과 상기 제2 방향 신호선의 측벽 사이에 위치하는 저항 변화 메모리 소자.

제13항에 있어서, 상기 제2 방향 신호선들은 연장되어 상기 제1 방향 신호선들의 서로 마주보는 측벽들 사이에 위치하되, 상기 제1 층간절연막은 제1 방향 신호선의 측벽과 상기 제2 방향 신호선 사이에 위치하는 저항 변화 메모리 소자.

제12항에 있어서, 상기 도전성 필라의 측벽과 상기 저항변화물질막 사이, 또는 상기 저항변화물질막과 상기 제1 방향 신호선 사이에 위치하는 터널링 배리어 절연막을 더 포함하는 저항 변화 메모리 소자.

기판 상에 제1 방향으로 서로 평행하게 배열된 한 쌍의 제1 방향 신호선들을 형성하는 단계; 상기 제1 방향 신호선들 상에 제1 층간 절연막을 형성하는 단계; 상기 제1 층간 절연막 내에 상기 제1 방향 신호선들의 서로 마주보는 측벽들을 노출시키는 홀을 형성하는 단계; 상기 홀 내에 상기 신호선들의 측벽을 덮는 저항변화물질막을 형성하는 단계; 및 상기 저항변화물질막으로 둘러싸인 홀 내에 도전성 필라를 형성하는 단계를 포함하는 저항 변화 메모리 소자의 제조방법.

제16항에 있어서, 상기 홀을 형성하기 전에, 상기 제1 층간절연막 상에 상기 제1 방향 신호선들과 교차하는 서로 평행하게 배열된 한 쌍의 제2 방향 신호선들을 형성하는 단계; 및 상기 제2 방향 신호선들 상에 제2 층간 절연막을 형성하는 단계를 더 포함하고, 상기 홀은 상기 제2 층간 절연막 및 상기 제1 층간 절연막 내에 형성되어, 상기 제2 방향 신호선들의 서로 마주보는 측벽들을 노출시키는 저항 변화 메모리 소자의 제조방법.

제17항에 있어서, 상기 제2 방향 신호선들은 연장되어 상기 제1 방향 신호선들의 서로 마주보는 측벽들 사이에 위치하되, 상기 제1 층간절연막은 제1 방향 신호선의 측벽과 상기 제2 방향 신호선 사이에 위치하는 저항 변화 메모리 소자의 제조방법.

제16항에 있어서, 상기 저항변화물질막을 형성하기 전에 상기 홀 내에 상기 신호선들의 측벽을 덮는 터널 배리어 절연막을 형성하는 단계를 더 포함하는 저항 변화 메모리 소자의 제조방법.

제16항에 있어서, 상기 도전성 필라를 형성하기 전에 상기 저항변화물질막 상에 터널 배리어 절연막을 형성하는 단계를 더 포함하는 저항 변화 메모리 소자의 제조방법.

저항 변화 메모리 소자 및 이에 접속된 프로세서를 구비하는 전자제품에 있어서, 상기 저항 변화 메모리 소자는 기판 상에 서로 평행하게 배열된 복수개의 제1 방향 신호선들; 상기 제1 방향 신호선들의 서로 마주보는 측벽들 사이에 일렬로 위치하는 복수개의 도전성 필라들; 및 상기 각 도전성 필라의 측벽과 이에 인접하는 상기 신호선의 측벽 사이에 위치하는 저항변화물질막을 포함하는 전자제품.

제21항에 있어서, 상기 저항 변화 메모리 소자는 상기 제1 방향 신호선들 상에 상기 제1 방향 신호선들에 교차하는 서로 평행하게 배열된 제2 방향 신호선들을 더 포함하고, 상기 도전성 필라들은 상기 제1 방향 신호선들의 서로 마주보는 측벽들과 상기 제2 방향 신호선들의 서로 마주보는 측벽들로 둘러싸인 공간들 내에 각각 위치하는 전자제품.

제21항에 있어서, 상기 저항변화물질막은 금속산화물막(transition metal oxide layer), PCMO(Pr1-XCaXMnO3, 0003c#X003c#1)막, 칼코게나이드(chalcogenide)막, 페로브스카이트(perovskite)막, 또는 금속도핑된 고체전해질막인 전자제품.

제21항에 있어서, 상기 도전성 필라의 측벽과 상기 저항변화물질막 사이, 또는 상기 저항변화물질막과 상기 신호선 사이에 위치하는 터널링 배리어 절연막을 더 포함하는 전자제품.