기판 위에 수직으로 연장된 중심 게이트 전극;상기 중심 게이트 전극을 둘러싸는 터널링 산화막(Tunneling Oxide, TO);상기 터널링 산화막을 둘러싸는 전하 트랩층(Charge Trap Layer, CTL);상기 전하 트랩층을 둘러싸는 강유전체층(Ferroelectric, FE);상기 강유전체층을 둘러싸는 계면 산화막(Interfacial Layer, IL); 상기 계면 산화막을 둘러싸는 채널; 및상기 채널의 상부 및 하부에 각각 형성된 소스 및 드레인 전극;을 포함하되,상기 전하 트랩층의 전하는,상기 강유전체층에 추가 전계를 인가하여 상기 강유전체층의 분극을 향상시키며,상기 향상된 강유전체층의 분극은상기 터널링 산화막에 추가 전계를 인가하여 전하 주입을 향상시키는 것을 특징으로 하고,상기 터널링 산화막의 면적이 상기 계면 산화막의 면적보다 작은 것을 특징으로 하는 메모리 소자.

제1항에 있어서,상기 전하 트랩층은,Si3N4, HfO2, AlN, 또는 TaAlO4 중 선택된 하나인 것을 특징으로 하는 메모리 소자.

제1항에 있어서,상기 강유전체층은,HfZrO2(HZO), HfAlO2(HAO), 또는 HfSiO2(HSO) 중 선택된 하나인 것을 특징으로 하는 메모리 소자.

제1항에 있어서,상기 채널은,다결정 실리콘(polycrystalline Si, poly-Si)으로 형성되는 것을 특징으로 하는 메모리 소자.

제1항에 있어서,상기 중심 게이트 전극에 음의 전압이 인가되면, 상기 중심 게이트 전극으로부터 상기 전하 트랩층으로 전자가 주입되고, 상기 강유전체층의 분극이 상향으로 형성되고, 상기 중심 게이트 전극에 양의 전압이 인가되면, 상기 중심 게이트 전극으로부터 상기 전하 트랩층으로 정공이 주입되고, 상기 강유전체층의 분극이 하향으로 형성되는 것을 특징으로 하는 메모리 소자.

삭제

기판 상에 도핑된 폴리실리콘층과 절연층을 교차 증착하는 단계;증착된 적층구조를 패터닝하여 계단형 구조를 형성하는 단계;STI(Shallow Trench Isolation) 공정을 수행하여 소자 분리를 형성하는 단계;셀 영역에 수직 홀을 형성하는 단계;상기 수직 홀에 언도핑된 폴리실리콘층을 증착하고 에치백(Etch-back)을 수행하여 채널을 형성하는 단계;형성된 채널 외측에 순차적으로 계면 산화막(IL), 강유전체층(FE), 전하 트랩층(CTL), 터널링 산화막(TO), 및 게이트 금속을 증착하여 게이트 스택을 형성하는 단계; 및상기 게이트 스택을 패터닝하는 단계;를 포함하는 메모리 소자의 제조방법.