제1항에 있어서,상기 제1 불순물 영역은 p 타입으로 도핑되고,상기 제2 불순물 영역은 n 타입으로 도핑되는 반도체 소자.

제1항에 있어서,상기 게이트 전극은 상기 채널 영역의 측면을 둘러싸는 반도체 소자.

제1항에 있어서,상기 제1 방향과 상기 기판의 상면은 평행한 반도체 소자.

기판;상기 기판 상의 게이트 전극; 및상기 기판과 상기 게이트 전극 사이의 강유전체층을 포함하되,상기 기판은:상기 게이트 전극을 사이에 두고 서로 제1 방향으로 이격하는 제1 불순물 영역 및 제2 불순물 영역;상기 제1 불순물 영역과 상기 제2 불순물 영역 사이에 개재되는 채널 영역을 포함하되,상기 제1 불순물 영역과 상기 제2 불순물 영역은 서로 다른 타입(type)으로 도핑되고, 상기 제1 불순물 영역의 상기 제1 방향과 수직인 제2 방향으로의 제1 길이는 상기 제2 불순물 영역의 상기 제2 방향으로의 제2 길이보다 긴 반도체 소자.

제1항에 있어서,상기 제2 길이는 상기 제1 길이의 1.1 배 내지 2.8 배인 반도체 소자.

제1항에 있어서,상기 기판과 상기 강유전체층 사이에 개재되는 게이트 절연막을 더 포함하고,상기 강유전체층의 상기 제1 방향 및 상기 제2 방향과 모두 수직한 제3 방향으로의 두께는 상기 게이트 절연막의 상기 제3 방향으로의 두께보다 큰 반도체 소자.

제3항에 있어서,상기 기판은 상기 제1 불순물 영역 및 상기 제2 불순물 영역의 하부에 배치되는 절연층을 더 포함하는 반도체 소자.

제3항에 있어서,상기 기판은 제1 부분, 및 상기 제1 부분 상의 제2 부분을 포함하고,상기 제1 부분의 상면의 레벨은 상기 제2 부분의 상면의 레벨보다 높고,상기 게이트 전극은 평면적 관점에서 상기 제1 부분의 상기 상면 및 상기 제2 부분의 상기 상면과 중첩되는 반도체 소자.

기판;상기 기판 상의 게이트 전극; 및상기 기판과 상기 게이트 전극 사이의 강유전체층을 포함하되,상기 기판은절연층;상기 절연층 상에 배치되며 어느 한 타입으로 도핑되는 제1 불순물 영역;상기 절연층 상에 배치되며, 상기 제1 불순물 영역과 이격되고, 상기 제1 불순물 영역과는 다른 타입으로 도핑되는 제2 불순물 영역;상기 제1 불순물 영역 및 상기 제2 불순물 영역 사이에 개재되는 채널 영역;상기 제1 불순물 영역이 배치되는 제1 부분; 및상기 제2 불순물 영역이 배치되는 제2 부분을 포함하되,상기 제1 부분의 레벨은 상기 제2 부분의 레벨보다 높은 반도체 소자.

기판;상기 기판 상의 게이트 전극; 및상기 기판과 상기 게이트 전극 사이의 강유전체층을 포함하되,상기 기판은:도핑되지 않은 제1 영역;상기 제1 영역 상에 배치되며 p 타입으로 도핑된 제2 영역;상기 제1 영역 상에 배치되며, 상기 게이트 전극을 사이에 두고 상기 제2 영역과 이격하고, n 타입으로 도핑된 제3 영역을 포함하되,상기 제1 영역과 상기 제2 영역의 접촉면은 상기 제1 영역과 상기 제3 영역의 접촉면보다 넓은 반도체 소자.