3가지 논리 입력값을 가지며 MOSFET을 기반으로 하는 논리 게이트를 선택하는 단계;상기 선택된 논리 게이트에 따라 누설 전류를 줄이기 위한 출력 임피던스의 범위를 설정하는 단계;상기 논리 게이트에서 출력 임피던스가 입력 임피던스 보다 작은 조건을 만족하면서, 멤리스터의 극성과 직병렬 연결이 서로 다른 멤리스터 조합으로 구성되는 복수개의 멤리스터 부회로들을 생성하는 단계; 및복수개의 멤리스터 부회로들 중 적어도 하나의 멤리스터 부회로를 선택하는 단계;를 포함하는, 멤리스터와 MOSFET을 이용한 3진법 논리 설계 방법.

제1항에 있어서, 선택된 멤리스터 부회로를 논리 게이트에 연결하는 단계;를 더 포함하는, 멤리스터와 MOSFET을 이용한 3진법 논리 설계 방법.

제1항에 있어서, 3가지 논리 입력값은 -1, 0, 1 또는 0, 1, 2인, 멤리스터와 MOSFET을 이용한 3진법 논리 설계 방법.

제1항에 있어서, 각 멤리스터에 흐르는 전류를 VDD에서 GND 방향으로 설정하는 단계;를 더 포함하는, 멤리스터와 MOSFET을 이용한 3진법 논리 설계 방법.

제1항에 있어서, 상기 적어도 하나의 멤리스터 부회로를 선택하는 단계는,멤리스터 부회로의 선택 시 전파 지연(propagation delay)을 추가로 고려하는, 멤리스터와 MOSFET을 이용한 3진법 논리 설계 방법.

제1항에 있어서, 상기 복수개의 멤리스터 부회로들을 생성하는 단계는,각 출력 전류(X1, X2, X4, X8, X16, X32, X64 및 X128)의 강도를 가지는 멤리스터 부회로들을 생성하는, 멤리스터와 MOSFET을 이용한 3진법 논리 설계 방법.

제1항에 있어서,NTI(Negative Ternary Inverter), PTI(Positive Ternary Inverter), STI(Standard Inverter), TBUF(Ternary Buffer), CONS(Consensus), NCONS(Negative Consensus), TOR(Ternary OR), TNOR(Ternary Negative OR), TAND(Ternary AND), TNAND(Ternary Negative AND), TDEC(Ternary Decoder), ANY(Accept Anything), NANY(Negative-Accept Anything), TSUM(Ternary summation) 및 TFA(Ternary Full Adder) 중 하나를 설계하는, 멤리스터와 MOSFET을 이용한 3진법 논리 설계 방법.

제1항 내지 제7항 중 어느 하나의 항에 따른 상기 멤리스터와 MOSFET을 이용한 3진법 논리 설계 방법을 수행하기 위한 컴퓨터 프로그램이 기록된 컴퓨터로 판독 가능한 저장 매체.

3가지 논리 입력값을 가지며 MOSFET을 기반으로 하는 논리 게이트를 선택하는 특성 선택부;누설 전류를 줄이기 위한 출력 임피던스의 범위를 설정하는 임피던스 설정부;상기 논리 게이트에서 출력 임피던스가 입력 임피던스 보다 작은 조건을 만족하면서, 멤리스터의 극성과 직병렬 연결이 서로 다른 멤리스터 조합으로 구성되는 복수개의 멤리스터 부회로들을 생성하는 멤리스터 조합부; 및복수개의 멤리스터 부회로들 중 적어도 하나의 멤리스터 부회로를 선택하는 멤리스터 선택부;를 포함하는, 멤리스터와 MOSFET을 이용한 3진법 논리 설계 장치.