매 클럭 에지마다 입력 스파이크(spike_in)에 따른 막전위 값을 전위 메모리(potential memory)에 업데이트하는 단계;임계부에서 저장된 막전위 값을 미리 설정된 게이팅 전위값(gating potential)과 비교하는 단계;상기 막전위 값이 미리 설정된 게이팅 전위값 이하로 감소하면, 비교기의 출력을 변경하는 단계; 및상기 비교기의 출력이 변경되는 경우, 입력되는 모든 클럭과 입력 스파이크(spike_in)를 차단하는 단계;를 포함하는, 초저전력 소비를 위한 스파이킹 뉴럴 네트워크(SNN) 하드웨어의 동작방법이고,상기 입력되는 모든 클럭과 입력 스파이크(spike_in)를 차단하는 단계는,제 1 소자에서 클럭 게이팅(clock gating)을 사용하여 상기 스파이킹 뉴럴 네트워크(SNN) 하드웨어에 입력되는 클럭을 차단하고,제 2 소자에서 상기 스파이킹 뉴럴 네트워크(SNN) 하드웨어에 입력되는 입력 스파이크(spike_in)를 차단하고,상기 제 1 소자는 AND 게이트를 포함하고,상기 제 2 소자는 MUX를 포함하는, 초저전력 소비를 위한 스파이킹 뉴럴 네트워크(SNN) 하드웨어의 동작 방법.

제1항에 있어서, 상기 스파이킹 뉴럴 네트워크(SNN) 하드웨어는,디지털로 구현되고, 뉴런의 막전위가 발화율에 비례하여 증가하고, 발화율이 0에 수렴하는 뉴런의 막전위가 지속적으로 감소하는 복수의 뉴런을 포함하는 스파이킹 뉴럴 네트워크(SNN) 회로인, 초저전력 소비를 위한 스파이킹 뉴럴 네트워크(SNN) 하드웨어의 동작 방법.

삭제

삭제

매 클럭 에지마다 입력 스파이크(spike_in)에 따른 막전위 값을 업데이트하는 전위 메모리(potential memory);상기 전위 메모리에 저장된 막전위 값을 미리 설정된 게이팅 전위값(gating potential)과 비교하는 임계부;상기 임계부에서 비교 결과, 상기 막전위 값이 미리 설정된 게이팅 전위값 이하로 감소하면, 출력을 변경하는 비교기; 상기 비교기의 출력이 변경되는 경우, 클럭 게이팅(clock gating)을 사용하여 입력되는 모든 클럭을 차단하는 제1 소자; 및상기 비교기의 출력이 변경되는 경우, 입력 스파이크(spike_in)를 차단하는 제2 소자;를 포함하고,상기 제 1 소자는 AND 게이트를 포함하고,상기 제 2 소자는 MUX를 포함하는, 초저전력 소비를 위한 스파이킹 뉴럴 네트워크(SNN) 회로.

제5항에 있어서, 디지털로 구현되고, 뉴런의 막전위가 발화율에 비례하여 증가하고, 발화율이 0에 수렴하는 뉴런의 막전위가 지속적으로 감소하는 복수의 뉴런을 포함하는, 초저전력 소비를 위한 스파이킹 뉴럴 네트워크(SNN) 회로.

삭제