| 번호 | 청구항 |
|---|---|
| 1 | 삭제 |
| 2 | 비트라인(BL)과 소스(SOURCE) 사이에 상측 선택 트랜지스터, 복수 개의 메모리 소자 및 하측 선택 트랜지스터가 직렬로 연결된 NAND Flash 스트링; 상기 상측 선택 트랜지스터를 제어하기 위해 배치된 SSL; 상기 복수 개의 메모리 소자를 선택하여 제어하기 위해 배치된 복수 개의 워드 라인; 및 상기 하측 선택 트랜지스터를 제어하기 위해 배치된 GSL을 포함하는 NAND Flash 메모리 어레이에서,상기 SSL, 상기 GSL, 상기 BL 및 상기 SOURCE의 4개 Input을 사용하되,상기 SSL 및 상기 GSL에는 각각 가 입력되고,상기 BL 및 상기 SOURCE에는 각각 0, 1, p 및 q 중 하나가 입력되어 NULL(0), Identity(1), Input p(p), Input q(q), NOT p(), NOT q(), OR(), RIMP(), IMP(), NAND(), AND(), RNMIP(), NIMP(), NOR(), XNOR() 및 XOR() 중 하나의 연산을 수행하는 것을 특징으로 하는 부울 로직 연산 구현 방법. |
| 3 | 제 2 항에 있어서,상기 NULL(0)은 상기 BL 및 상기 SOURCE에 각각 0이 입력되고,상기 Identity(1)은 상기 BL 및 상기 SOURCE에 각각 1이 입력되고,상기 Input p(p)는 상기 BL 및 상기 SOURCE에 각각 p가 입력되고,상기 Input q(q)는 상기 BL 및 상기 SOURCE에 각각 q가 입력되고,상기 NOT p()는 상기 BL 및 상기 SOURCE에 각각 가 입력되고,상기 NOT q()는 상기 BL 및 상기 SOURCE에 각각 가 입력되고,상기 OR()는 상기 BL 및 상기 SOURCE에 각각 가 입력되고,상기 RIMP()는 상기 BL 및 상기 SOURCE에 각각 가 입력되고,상기 IMP()는 상기 BL 및 상기 SOURCE에 각각 가 입력되고,상기 NAND()는 상기 BL 및 상기 SOURCE에 각각 가 입력되고,상기 AND()는 상기 BL 및 상기 SOURCE에 각각 가 입력되고,상기 RNMIP()는 상기 BL 및 상기 SOURCE에 각각 가 입력되고,상기 NIMP()는 상기 BL 및 상기 SOURCE에 각각 가 입력되고,상기 NOR()는 상기 BL 및 상기 SOURCE에 각각 가 입력되고,상기 XNOR()는 상기 BL 및 상기 SOURCE에 각각 가 입력되고,상기 XOR()는 상기 BL 및 상기 SOURCE에 각각 가 입력되어 해당 연산을 수행하는 것을 특징으로 하는 부울 로직 연산 구현 방법. |
| 4 | 제 2 항 또는 제 3 항에 있어서,상기 비트라인(BL)이 2개 이상이고, 상기 NAND Flash 스트링이 2개 이상인 NAND Flash 메모리 어레이에서,상기 NAND Flash 스트링마다 서로 다른 연산을 수행하고, 상기 복수 개의 워드 라인 중 선택한 워드 라인을 공유하는 메모리 소자들에 각각 다른 부울 로직 연산 결과를 동시에 저장하는 것을 특징으로 하는 부울 로직 연산 구현 방법. |
| 5 | 복수 개의 메모리 소자 및 하측 선택 트랜지스터가 직렬로 연결된 NAND Flash 스트링; 상기 NAND Flash 스트링의 상단 노드에 비트 라인(BL)과 로컬 라인(LL)을 각각 연결하는 제 1 상측 선택 트랜지스터와 제 2 상측 선택 트랜지스터;상기 제 1 상측 선택 트랜지스터를 제어하기 위해 배치된 SSL; 상기 제 2 상측 선택 트랜지스터를 제어하기 위해 배치된 LSL; 상기 복수 개의 메모리 소자를 선택하여 제어하기 위해 배치된 복수 개의 워드 라인; 및 상기 하측 선택 트랜지스터를 제어하기 위해 배치된 GSL을 포함하는 것을 특징으로 하는 NAND Flash 메모리 어레이. |
| 6 | 삭제 |
| 7 | 제 5 항의 NAND Flash 메모리 어레이에서,상기 SSL, 상기 LSL, 상기 BL 및 상기 LL의 4개 Input을 사용하되,상기 SSL 및 상기 LSL에는 각각 가 입력되고,상기 BL 및 상기 LL에는 각각 0, 1, p 및 q 중 하나가 입력되어 NULL(0), Identity(1), Input p(p), Input q(q), NOT p(), NOT q(), OR(), RIMP(), IMP(), NAND(), AND(), RNMIP(), NIMP(), NOR(), XNOR() 및 XOR() 중 하나의 연산을 수행하는 것을 특징으로 하는 부울 로직 연산 구현 방법. |
| 8 | 제 7 항에 있어서,상기 NULL(0)은 상기 BL 및 상기 LL에 각각 0이 입력되고,상기 Identity(1)은 상기 BL 및 상기 LL에 각각 1이 입력되고,상기 Input p(p)는 상기 BL 및 상기 LL에 각각 p가 입력되고,상기 Input q(q)는 상기 BL 및 상기 LL에 각각 q가 입력되고,상기 NOT p()는 상기 BL 및 상기 LL에 각각 가 입력되고,상기 NOT q()는 상기 BL 및 상기 LL에 각각 가 입력되고,상기 OR()는 상기 BL 및 상기 LL에 각각 가 입력되고,상기 RIMP()는 상기 BL 및 상기 LL에 각각 가 입력되고,상기 IMP()는 상기 BL 및 상기 LL에 각각 가 입력되고,상기 NAND()는 상기 BL 및 상기 LL에 각각 가 입력되고,상기 AND()는 상기 BL 및 상기 LL에 각각 가 입력되고,상기 RNMIP()는 상기 BL 및 상기 LL에 각각 가 입력되고,상기 NIMP()는 상기 BL 및 상기 LL에 각각 가 입력되고,상기 NOR()는 상기 BL 및 상기 LL에 각각 가 입력되고,상기 XNOR()는 상기 BL 및 상기 LL에 각각 가 입력되고,상기 XOR()는 상기 BL 및 상기 LL에 각각 가 입력되어 해당 연산을 수행하는 것을 특징으로 하는 부울 로직 연산 구현 방법. |
| 9 | 삭제 |
| 10 | 제 5 항의 NAND Flash 메모리 어레이에서,상기 NAND Flash 스트링의 하단 노드에 소스(SOURCE)가 구비되고,상기 SSL, 상기 GSL, 상기 BL 및 상기 SOURCE의 4개 Input을 사용하되,상기 SSL 및 상기 GSL에는 각각 또는 가 입력되고,상기 BL 및 상기 SOURCE에는 각각 0, 1, p 및 q 중 하나가 입력되어 NULL(0), Identity(1), Input p(p), Input q(q), NOT p(), NOT q(), OR(), RIMP(), IMP(), NAND(), AND(), RNMIP(), NIMP(), NOR(), XNOR() 및 XOR() 중 하나의 연산을 수행하는 것을 특징으로 하는 부울 로직 연산 구현 방법. |
