시냅스 어레이의 비트 라인에 VDD 공급용 트랜지스터가 연결된 제 1 접점에 연결된 인버터;상기 인버터의 출력단에 게이트가 연결된 데이터 전달용 트랜지스터;상기 데이터 전달용 트랜지스터의 드레인이 연결된 제 2 접점에 병렬로 연결된 n개 래치(n은 2 또는 2보다 큰 자연수); 및상기 n개 래치에 입력되는 n개의 EN 신호를 적어도 2n-1개 쌍으로 생성하는 EN Pulse Train을 포함하여 구성된 것을 특징으로 하는 뉴런 회로.

제 1 항에 있어서,상기 데이터 전달용 트랜지스터는 접지에 소스가 연결된 NMOS인 것을 특징으로 하는 뉴런 회로.

제 1 항에 있어서, 상기 n개 래치는 상기 비트 라인으로 흐르는 아날로그 전류를 상기 EN 신호에 의하여 n비트 디지털 전압 데이터로 바꿔 저장하는 것을 특징으로 하는 뉴런 회로.

제 1 항 내지 제 3 항 중 어느 한 항에 있어서,상기 n개 래치는 각각 상기 제 2 접점에 일단이 연결된 래치 신호 입력 트랜지스터, 접지에 일단이 연결된 리셋 신호 입력 트랜지스터, 상기 래치 신호 입력 트랜지스터와 상기 리셋 신호 입력 트랜지스터의 각 타단 사이에 서로 반대 방향으로 배치되어 병렬로 연결된 2개의 인버터를 포함하여 구성되고,상기 n개 래치는 상기 래치 신호 입력 트랜지스터의 타단을 각 래치의 출력단으로 하여 n개 출력단을 갖고,상기 n개 출력단은 통합용 AND 게이트의 입력단에 각각 연결되고,상기 통합용 AND 게이트의 출력단은 n개 분리 제어용 AND 게이트의 각 입력단에 연결되고,상기 n개 분리 제어용 AND 게이트의 각 입력단은 상기 n개의 EN 신호 중 하나와 함께 입력되도록 구비되고,상기 n개 분리 제어용 AND 게이트의 각 출력단은 상기 n개 래치 중 하나의 래치 신호 입력 트랜지스터의 게이트에 연결된 것을 특징으로 하는 뉴런 회로.

제 4 항에 있어서,상기 VDD 공급용 트랜지스터는 VDD 공급단과 상기 제 1 접점에 연결되어 프리차지(PCHn) 신호가 게이트에 인가되는 PMOS이고,상기 비트 라인의 일단에는 SENS 신호로 제어되는 전압 센싱 스위치가 상기 제 1 접점에 연결되고,상기 제 1 접점과 접지 사이에 상기 비트 라인의 기생 커패시턴스로 인한 CSO가 연결되고,상기 래치 신호 입력 트랜지스터는 래치 신호(LAT)가 게이트로 입력되는 NMOS이고, 상기 리셋 신호 입력 트랜지스터는 리셋 신호(RST)가 게이트로 입력되는 NMOS인 것을 특징으로 하는 뉴런 회로.

제 5 항의 뉴런 회로를 동작하는 방법에 있어서,상기 VDD 공급용 트랜지스터에 음의 프리차지(PCHn) 신호를 인가하여 PMOS를 턴온시켜 상기 제 1 접점을 VDD로 프리차지 해주고, 동시에 상기 n개 래치의 각 리셋 신호 입력 트랜지스터는 양의 리셋 신호(RST)를 인가하여 상기 n개 출력단에는 모두 데이터 "1" 상태로 초기화하는 단계;상기 전압 센싱 스위치에 SENS 신호로 VDD를 인가하여 프리차지된 상기 제 1 접점의 전압 변화를 센싱하는 단계; 및상기 EN Pulse Train에서 n개의 EN 신호를 2n-1개 쌍으로 발생하여 상기 n개 래치의 각 래치 신호 입력 트랜지스터에 래치 신호로 인가하여 상기 n개 래치의 n개 출력단의 초기 데이터 "1" 상태의 변동 여부로 상기 제 1 접점을 통해 상기 시냅스 어레이에 흐르는 아날로그 전류를 n비트 디지털 전압 데이터로 바꿔 저장하는 단계를 포함하는 것을 특징으로 하는 뉴런 회로를 동작하는 방법.

제 6 항에 있어서,상기 n개의 EN 신호는 상기 데이터 전달용 트랜지스터가 턴온될 때 발생하도록 제어되는 것을 특징으로 하는 뉴런 회로를 동작하는 방법.

제 6 항에 있어서,상기 n개의 EN 신호는 상기 전압 센싱 스위치에 SENS 신호가 인가된 이후에 상기 EN Pulse Train에서 2n-1개 쌍이 사전에 정해진 순서대로 발생하도록 제어되는 것을 특징으로 하는 뉴런 회로를 동작하는 방법.

제 4 항의 뉴런 회로가 상기 시냅스 어레이의 각 비트 라인에 연결된 것을 특징으로 하는 뉴로모픽 회로.

제 9 항의 뉴로모픽 회로에서 상기 뉴런 회로를 동작하는 방법에 있어서,상기 시냅스 어레이에 인풋으로 인가된 시간에 따른 복수의 펄스에 의한 합산은 통상의 벡터-행렬 곱 연산이나 상기 시냅스 어레이의 입력 시간에 따른 펄스의 n비트 디지털 전압 데이터에 가중치로 입력 시간만큼 자릿수를 좌측으로 이동시켜 합산하는 방식에 의한 것을 특징으로 하는 뉴런 회로를 동작하는 방법.