상측 선택 트랜지스터, 복수 개의 비활성 메모리 소자 및 하측 선택 트랜지스터가 직렬로 연결된 eFlash NAND 스트링; 저장 노드를 갖는 eDRAM 셀; 및 상기 상측 선택 트랜지스터의 하단과 상기 저장 노드를 연결하는 전달 유닛을 포함하되,상기 eFlash NAND 스트링은 상기 복수 개의 비활성 메모리 소자가 하나의 기판에 내장된 Embedded NAND Flash 메모리로 구성되고,상기 eDRAM 셀은 상기 기판에 상기 Embedded NAND Flash 메모리와 함께 내장된 Embedded DRAM 셀이고,상기 전달 유닛은 상기 기판에 상기 Embedded NAND Flash 메모리와 상기 Embedded DRAM 셀과 함께 구비되어 하나의 융합된 하이브리드 메모리 셀을 구성하는 것을 특징으로 하는 eNAD 메모리 장치.

상측 선택 트랜지스터, 복수 개의 비활성 메모리 소자 및 하측 선택 트랜지스터가 직렬로 연결된 eFlash NAND 스트링; 저장 노드를 갖는 eDRAM 셀; 및 상기 상측 선택 트랜지스터의 하단과 상기 저장 노드를 연결하는 전달 유닛을 포함하되,상기 전달 유닛은 상기 상측 선택 트랜지스터의 하단과 상기 저장 노드를 연결하고 NDE(NAND to DRAM enable) 라인으로 제어되는 제 1 전달 트랜지스터; 상기 저장 노드를 입력단으로 하는 인버터; 및상기 인버터의 출력단과 상기 상측 선택 트랜지스터의 하단을 연결하고 DNE(DRAM to NAND enable) 라인으로 제어되는 제 2 전달 트랜지스터를 포함하여 구성된 것을 특징으로 하는 eNAD 메모리 장치.

제 2 항에 있어서,상기 상측 선택 트랜지스터는 SSL로 제어되어 eFlash 비트 라인(BLeFlash)과 연결되고,상기 하측 선택 트랜지스터는 GSL로 제어되어 접지와 연결되고,상기 제 1 전달 트랜지스터 및 상기 제 2 전달 트랜지스터는 NMOS이고,상기 eDRAM 셀은 eDRAM 비트 라인(BLeDRAM)과 상기 저장 노드를 연결하고 eDRAM 워드 라인(WLeDRAM)으로 제어되는 NMOS와 상기 저장 노드와 접지를 연결하는 커패시터를 포함하여 구성된 것을 특징으로 하는 eNAD 메모리 장치.

상측 선택 트랜지스터, 복수 개의 비활성 메모리 소자 및 하측 선택 트랜지스터가 직렬로 연결된 eFlash NAND 스트링; 저장 노드를 갖는 eDRAM 셀; 및 상기 상측 선택 트랜지스터의 하단과 상기 저장 노드를 연결하는 전달 유닛을 포함하되,상기 eDRAM 셀은 쓰기 비트 라인(WBL)과 상기 저장 노드를 연결하고 쓰기 워드 라인(WWL)으로 제어되는 제 1 디램 트랜지스터; 및상기 저장 노드에 저장된 데이터로 제어되고 읽기 비트 라인(RBL)과 읽기 워드 라인(RWL)을 연결하는 제 2 디램 트랜지스터를 포함하여 구성되고, 상기 전달 유닛은 상기 상측 선택 트랜지스터의 하단과 상기 저장 노드를 연결하고 NDE(NAND to DRAM enable) 라인으로 제어되는 제 1 전달 트랜지스터; 상기 저장 노드를 입력단으로 하는 인버터; 및상기 인버터의 출력단과 상기 상측 선택 트랜지스터의 하단을 연결하고 DNE(DRAM to NAND enable) 라인으로 제어되는 제 2 전달 트랜지스터를 포함하여 구성된 것을 특징으로 하는 eNAD 메모리 장치.

제 4 항에 있어서,상기 상측 선택 트랜지스터는 SSL로 제어되어 eFlash 비트 라인(BLeFlash)과 연결되고,상기 하측 선택 트랜지스터는 GSL로 제어되어 접지와 연결되고,상기 제 1 디램 트랜지스터는 PMOS이고,상기 제 2 디램 트랜지스터는 NMOS이고,상기 제 1 전달 트랜지스터 및 상기 제 2 전달 트랜지스터는 NMOS인 것을 특징으로 하는 eNAD 메모리 장치.

상측 선택 트랜지스터, 복수 개의 비활성 메모리 소자 및 하측 선택 트랜지스터가 직렬로 연결된 eFlash NAND 스트링; 저장 노드를 갖는 eDRAM 셀; 및 상기 상측 선택 트랜지스터의 하단과 상기 저장 노드를 연결하는 전달 유닛을 포함하되,상기 상측 선택 트랜지스터의 하단과 상기 저장 노드를 연결하고 NDE(NAND to DRAM enable) 라인으로 제어되는 제 1 전달 트랜지스터; 상기 저장 노드를 입력단으로 하는 인버터;상기 인버터의 출력단과 상기 상측 선택 트랜지스터의 하단을 연결하고 DNE(DRAM to NAND enable) 라인으로 제어되는 제 2 전달 트랜지스터;쓰기 비트 라인(WBL)과 상기 저장 노드를 연결하고 쓰기 워드 라인(WWL)으로 제어되는 제 1 디램 트랜지스터; 및읽기 비트 라인(RBL)과 상기 인버터의 출력단을 연결하고 읽기 워드 라인(RWL)으로 제어되는 제 2 디램 트랜지스터를 포함하여 구성된 것을 특징으로 하는 eNAD 메모리 장치.

제 6 항에 있어서,상기 상측 선택 트랜지스터는 SSL로 제어되어 eFlash 비트 라인(BLeFlash)과 연결되고,상기 하측 선택 트랜지스터는 GSL로 제어되어 접지와 연결되고,상기 제 1 전달 트랜지스터 및 상기 제 2 전달 트랜지스터는 NMOS이고,상기 제 1 디램 트랜지스터 및 상기 제 2 디램 트랜지스터는 PMOS인 것을 특징으로 하는 eNAD 메모리 장치.

제 3 항의 eNAD 메모리 장치의 동작 방법에 있어서,상기 NDE 라인과 상기 DNE 라인에 0 V를 인가하여 상기 제 1 전달 트랜지스터 및 상기 제 2 전달 트랜지스터를 턴오프(turn off)시키고, 상기 eDRAM 셀을 refresh 동작을 수행한 다음, 상기 DNE 라인에 VDD를 인가하고 상기 복수 개의 비활성 메모리 소자의 쓰기 동작으로 상기 저장 노드의 데이터를 상기 eFlash NAND 스트링으로 전송하고,상기 BLeDRAM에 VDD, 상기 WLeDRAM에 VPP를 각각 인가하여 상기 저장 노드의 데이터를 '1' 상태로 한 다음. 상기 BLeFlash, 상기 SSL 및 상기 DNE 라인에 각각 0V를 인가한 상태에서 상기 GSL 및 상기 NDE 라인에 각각 VDD를 인가하여 상기 복수 개의 비활성 메모리 소자의 읽기 동작으로 선택된 eFlash 메모리 셀의 데이터를 상기 저장 노드로 전송하는 것을 특징으로 하는 eNAD 메모리 장치의 동작 방법.

제 5 항의 eNAD 메모리 장치의 동작 방법에 있어서,상기 NDE 라인과 상기 DNE 라인에 0 V를 인가하여 상기 제 1 전달 트랜지스터 및 상기 제 2 전달 트랜지스터를 턴오프(turn off)시키고, 상기 WBL, 상기 WWL, 상기 RBL 및 상기 RWL에 각각 VDD를 인가한 후, 상기 eDRAM 셀을 refresh 동작을 수행한 다음, 상기 DNE 라인에 VDD를 인가하고 상기 복수 개의 비활성 메모리 소자의 쓰기 동작으로 상기 저장 노드의 데이터를 상기 eFlash NAND 스트링으로 전송하고,상기 WBL, 상기 RBL 및 상기 RWL에 각각 VDD를 인가하고 상기 WWL에 0 V 이하의 전압을 인가하여 상기 저장 노드의 데이터를 '1' 상태로 한 다음, 상기 BLeFlash, 상기 SSL 및 상기 DNE 라인에 각각 0V를 인가한 상태에서 상기 GSL 및 상기 NDE 라인에 각각 VDD를 인가하여 상기 복수 개의 비활성 메모리 소자의 읽기 동작으로 선택된 eFlash 메모리 셀의 데이터를 상기 저장 노드로 전송하는 것을 특징으로 하는 eNAD 메모리 장치의 동작 방법.

제 7 항의 eNAD 메모리 장치의 동작 방법에 있어서,상기 NDE 라인과 상기 DNE 라인에 0 V를 인가하여 상기 제 1 전달 트랜지스터 및 상기 제 2 전달 트랜지스터를 턴오프(turn off)시키고, 상기 WBL 및 상기 RBL은 각각 0V, 상기 WWL 및 상기 RWL은 각각 VDD를 인가한 후, 상기 eDRAM 셀을 refresh 동작을 수행한 다음, 상기 DNE 라인에 VDD를 인가하고 상기 복수 개의 비활성 메모리 소자의 쓰기 동작으로 상기 저장 노드의 데이터를 상기 eFlash NAND 스트링으로 전송하고,상기 WBL 및 상기 RWL에 각각 VDD, 상기 WWL 및 상기 RBL에 각각 0 V 이하의 전압을 인가하여 상기 저장 노드의 데이터를 '1' 상태로 한 다음, 상기 BLeFlash, 상기 SSL 및 상기 DNE 라인에 각각 0V를 인가한 상태에서 상기 GSL 및 상기 NDE 라인에 각각 VDD를 인가하여 상기 복수 개의 비활성 메모리 소자의 읽기 동작으로 선택된 eFlash 메모리 셀의 데이터를 상기 저장 노드로 전송하는 것을 특징으로 하는 eNAD 메모리 장치의 동작 방법.