NAND 플래시 메모리와 플립플롭을 결합한 NAF 메모리 장치 및 그 동작방법
NAF MEMORY DEVICE COMBINING NAND FLASH MEMORY AND FLIP-FLOP AND OPERATION METHOD THEREOF
특허 요약
본 발명은 NAND 플래시 메모리와 플립플롭을 결합한 NAF 메모리 장치 및 그 동작방법에 관한 것으로, NAND memory 스트링에 플립플롭을 융합한 NAF memory를 구성함으로써, 기존 폰 노이만 구조와 달리, 별도의 입출력 프로세서 및 데이터 버스를 통하지 않고 전송 유닛을 통해 플립플롭으로 구성된 레지스터의 데이터를 비휘발성 메모리에, 그 역으로 비휘발성 메모리에 저장된 데이터를 레지스터로 직접 불러올 수 있어 종래 병목 현상의 해소는 물론 데이터의 전송 효율을 높일 수 있는 효과가 있다.
청구항
번호청구항
1

NAND memory 스트링을 포함하는 비휘발성 기억장치;상기 NAND memory 스트링에 연결된 플립플롭; 및상기 NAND memory 스트링과 상기 플립플롭 사이에 삽입되어 서로의 데이터를 주고 받을 수 있도록 구비된 전송 유닛을 포함하여 구성된 것을 특징으로 하는 NAF 메모리 장치.

2

제 1 항에 있어서,상기 전송 유닛은 상기 NAND memory 스트링의 한 접점과 상기 플립플롭의 출력단 또는 반전 출력단 사이에 연결된 복수 개의 트랜지스터로 구성된 것을 특징으로 하는 NAF 메모리 장치.

3

제 2 항에 있어서,상기 접점은 상기 NAND memory 스트링의 셀 소자와 접지 선택 트랜지스터가 연결된 기준 노드이고,상기 복수 개의 트랜지스터는 상기 기준 노드와 상기 플립플롭의 출력단 사이에 연결되어 FNE 제어 신호로 개폐되는 FNT 트랜지스터, 접지와 상기 플립플롭의 반전 출력단 사이에 직렬로 연결되어 상기 기준 노드의 전압과 NFE 제어 신호로 각각 개폐되는 제 1 NFT 트랜지스터 및 제 2 NFT 트랜지스터를 포함하는 것을 특징으로 하는 NAF 메모리 장치.

4

제 3 항에 있어서,상기 복수 개의 트랜지스터는 상기 기준 노드와 상기 제 1 NFT 트랜지스터의 게이트 사이에 연결되어 상기 NFE 제어 신호로 개폐되는 제 3 NFT 트랜지스터를 더 포함하는 것을 특징으로 하는 NAF 메모리 장치.

5

제 2 항에 있어서,상기 접점은 상기 NAND memory 스트링의 셀 소자와 접지 선택 트랜지스터가 연결된 기준 노드이고,상기 복수 개의 트랜지스터는 상기 기준 노드와 상기 플립플롭의 출력단 사이에 연결되어 FNE 제어 신호로 개폐되는 FNT 트랜지스터, VDD 공급전압과 상기 플립플롭의 출력단 사이에 직렬로 연결되어 상기 기준 노드의 전압과 NFE 제어 신호로 각각 개폐되는 제 1 NFT 트랜지스터 및 제 2 NFT 트랜지스터를 포함하는 것을 특징으로 하는 NAF 메모리 장치.

6

제 3 항에 따른 NAF 메모리 장치의 동작방법에 있어서,상기 FNT 트랜지스터는 턴오프(turn-off)시킨 상태에서 상기 제 1 NFT 트랜지스터 및 상기 제 2 NFT 트랜지스터를 턴온(turn-on)시키며 상기 NAND memory 스트링에 저장된 데이터를 상기 플립플롭의 출력단으로 전달하되,상기 플립플롭의 출력단의 전압이 0 V인 상태에서 상기 접지 선택 트랜지스터를 턴온시켜 상기 기준 노드의 전압을 0 V로 초기화하는 단계;상기 플립플롭의 CP(clock pulse)를 중지시켜 상기 출력단의 전압이 0 V인 상태에서 상기 접지 선택 트랜지스터는 턴오프시키고 상기 NAND memory 스트링에 읽기 동작을 위한 전압들을 인가하여 읽고자 하는 특정 셀 소자의 메모리 상태에 따라 상기 기준 노드의 전압이 결정되도록 하는 단계;상기 NFE 제어 신호로 상기 제 2 NFT 트랜지스터를 턴온시켜 상기 특정 셀 소자에 저장된 데이터를 상기 플립플롭의 출력단으로 전달하는 단계; 및상기 NFE 제어 신호로 상기 제 2 NFT 트랜지스터를 턴오프시키는 단계를 포함하여 순차 진행하는 것을 특징으로 하는 NAF 메모리 장치의 동작방법.

7

제 3 항에 따른 NAF 메모리 장치의 동작방법에 있어서,상기 제 2 NFT 트랜지스터는 턴오프시킨 상태에서 상기 FNT 트랜지스터를 턴온시키며 상기 플립플롭의 출력단 데이터를 상기 NAND memory 스트링으로 전달하되,상기 NAND memory 스트링에서 적어도 쓰고자 하는 특정 셀 소자의 메모리 상태를 지워 초기화하는 단계;상기 플립플롭의 CP를 중지시켜 상기 출력단의 전압을 유지한 상태에서 상기 FNE 제어 신호로 상기 FNT 트랜지스터를 턴온시키고 상기 NAND memory 스트링에 쓰기 동작을 위한 전압들이 인가하여 상기 특정 셀 소자에 상기 출력단의 데이터가 저장되도록 하는 단계; 및상기 FNE 제어 신호로 상기 FNT 트랜지스터를 턴오프시키는 단계를 포함하여 순차 진행하는 것을 특징으로 하는 NAF 메모리 장치의 동작방법.

8

제 3 항 또는 제 5 항에 따른 NAF 메모리 장치가 N개로 일렬로 배치되되,상기 N개의 NAF 메모리 장치의 각 플립플롭의 CP 입력단은 하나의 CP 입력선에 연결된 것을 특징으로 하는 N비트 레지스터.

9

제 3 항 또는 제 5 항에 따른 NAF 메모리 장치가 N개로 일렬로 배치되되,상기 N개의 NAF 메모리 장치의 각 플립플롭의 CP 입력단은 하나의 CP 입력선에 연결되고, 상기 N개의 NAF 메모리 장치의 각 플립플롭의 출력단은 상기 일렬의 일측 끝에 위치한 NAF 메모리 장치를 제외하고는 이웃한 플립플롭의 데이터 입력단으로 연결된 것을 특징으로 하는 N비트 시프트 레지스터.

10

제 3 항 또는 제 5 항에 따른 NAF 메모리 장치가 N개로 일렬로 배치되되,상기 N개의 NAF 메모리 장치의 각 플립플롭의 CP 입력단은 하나의 CP 입력선에 연결되고, 상기 N개의 NAF 메모리 장치의 각 플립플롭의 데이터 입력단은 N개의 멀티플렉서 중 하나의 출력단과 배타적으로 연결되고,상기 N개의 멀티플렉서는 제 1 및 제 2 제어 신호선에 병렬로 연결된 것을 특징으로 하는 N비트 범용 시프트 레지스터.

도면대표도면