| 번호 | 청구항 |
|---|---|
| 10 | 제7항에 있어서, 상기 제1 전압은 음의 값을 가지고, 정공이 상기 바디 영역에 홀딩(holding)되는 것인, 1T 디램 소자. |
| 7 | 제1항에 있어서, 상기 게이트 영역에는 제1 전압이 인가되고 상기 드레인 영역에는 제2 전압이 인가되는 것인, 1T 디램 소자. |
| 8 | 제7항에 있어서, 상기 제1 전압이 상기 제2 전압보다 작고, 상기 소스 영역은 접지되며, 상기 바디 영역에 정공이 축적되는 것인, 1T 디램 소자. |
| 9 | 제7항에 있어서, 상기 제1 전압이 상기 제2 전압보다 크고, 상기 소스 영역은 접지되며, 상기 바디 영역으로부터 정공이 빠져나가는 것인, 1T 디램 소자. |
| 1 | 1T 디램 소자에 있어서,기판;상기 기판 상에 위치하는 소스 영역과 드레인 영역;상기 소스 영역과 상기 드레인 영역을 연결하며 전하를 저장하는 바디 영역; 및상기 바디 영역 상에 게이트 절연막을 사이에 두고 형성된 게이트 영역;을 포함하되,상기 소스 영역과 상기 바디 영역은 이종접합되고,상기 바디 영역과 상기 드레인 영역은 동종접합되며,상기 바디 영역에 포함된 물질의 제1 밴드갭 및 상기 드레인 영역에 포함된 물질의 제2 밴드갭은,상기 소스 영역에 포함된 물질의 제3 밴드갭보다 작은 것인, 1T 디램 소자. |
| 2 | 삭제 |
| 3 | 제1항에 있어서, 상기 소스 영역은 Si를 포함하고, 상기 바디 영역 및 상기 드레인 영역은 SiGe 또는 Ge를 포함하는 것인, 1T 디램 소자. |
| 4 | 제1항에 있어서,상기 소스 영역, 상기 바디 영역 및 상기 드레인 영역은, 상기 기판의 길이 방향과 수직한 방향으로 적층된 것인, 1T 디램 소자. |
| 5 | 제1항에 있어서, 상기 바디 영역은 핀(fin) 형태를 가지는 것인, 1T 디램 소자. |
| 6 | 제1항에 있어서, 상기 바디 영역은 나노선 형태를 가지는 것인, 1T 디램 소자. |
| 11 | 1T 디램 소자의 제조 방법에 있어서,기판 상에 제1 타입 실리콘 화합물 및 제2 타입 실리콘 화합물이 적층된 적층 기판을 준비하는 단계;상기 적층 기판 상에 패터닝(patterning)을 통하여 핀(fin) 구조를 형성하는 단계;상기 적층 기판 및 상기 핀 구조 상에 부도체를 증착하는 단계;상기 적층된 실리콘 화합물 층의 높이만큼 상기 부도체를 식각하는 단계; 상기 식각된 영역에 메탈을 증착하는 단계; 및상기 메탈의 일부를 남기고 식각하는 단계;를 포함하고, 상기 적층 기판을 준비하는 단계는,상기 기판을 n타입 고농도 도핑하는 단계; 및상기 기판 상에 p타입과 n타입의 를 순차적으로 에피 성장시키는 단계;를 포함하는 것인, 1T 디램 소자의 제조 방법. |
| 12 | 제11항에 있어서, 상기 핀(fin) 구조를 형성하는 단계는, 상기 기판의 일부까지 식각하는 것을 특징으로 하는 것인, 1T 디램 소자의 제조 방법. |
| 13 | 제11항에 있어서, 상기 부도체를 식각하는 단계는, 상기 증착된 부도체 및 상기 핀 구조를 평탄화하는 단계; 및 상기 평탄화된 영역의 부도체에 적층된 실리콘 화합물 층의 높이만큼 부도체를 식각하는 단계;를 포함하는 것인, 1T 디램 소자의 제조 방법. |
| 14 | 삭제 |
| 15 | 제11항에 있어서,상기 적층 기판은,상기 기판에서 멀어질수록 더 높은 농도의 를 포함하는 것인, 1T 디램 소자의 제조 방법. |
| 16 | 제15항에 있어서, 상기 의 농도는 점진적으로(gradually) 증가하는 것인, 1T 디램 소자의 제조 방법. |
