| 번호 | 청구항 |
|---|---|
| 1 | Te 도핑된 p형 MoS2 필름이 적용된 pFET 디바이스에 있어서,p-Si층;상기 p-Si층 상에 형성된 유전 절연체층; 및,상기 유전 절연체층 상에 형성된 Te 도핑된 p형 MoS2 필름층을 포함하고, 상기 유전 절연체층의 두께는 10nm 내지 300nm 인 것이며,상기 유전 절연체층은 Al2O3 또는 HfO2를 포함하는 것이고,상기 유전 절연체층으로 Al2O3를 포함할 경우, 상기 pFET 디바이스는 170 내지 187 cm2/V・s의 이동도 및 25 내지 32 meV의 쇼트키 장벽 높이를 가지는 것인 Te 도핑된 p형 MoS2 필름이 적용된 pFET 디바이스. |
| 2 | 제 1 항에 있어서, 상기 p-Si의 두께는 0.1mm 내지 1mm 인 것인 Te 도핑된 p형 MoS2 필름이 적용된 pFET 디바이스. |
| 3 | 삭제 |
| 4 | 삭제 |
| 5 | 제 1 항에 있어서,상기 Te 도핑된 p형 MoS2 필름층은 복수 개의 층을 포함하고, 상기 Te 도핑된 p형 MoS2 필름층의 수를 조절하여 전기전도도를 조절하는 것인 Te 도핑된 p형 MoS2 필름이 적용된 pFET 디바이스. |
| 6 | 제 5 항에 있어서,상기 복수 개의 층은 1 내지 5 개의 원자층인 것인 Te 도핑된 p형 MoS2 필름이 적용된 pFET 디바이스. |
| 7 | 제 1 항에 있어서,상기 Te 도핑된 p형 MoS2 필름층은 유기금속 화학기상증착법(metal-organic chemical vapor deposition, MOCVD)을 사용하여 성장한 대면적 Te 도핑된 p형 MoS2 필름층을 형성하는 것인 Te 도핑된 p형 MoS2 필름이 적용된 pFET 디바이스. |
