기판;상기 기판 상에 배치되는 게이트 전극;상기 게이트 전극 상에 배치되는 유전층;상기 유전층 상에 배치되는 채널층; 및상기 채널층 상에 배치되고 상호 이격된 소스 전극 및 드레인 전극을 포함하고,상기 게이트 전극은 2차원 전이금속계 금속 물질을 포함하고, 채널층은 2차원 전이금속 칼코겐 화합물을 포함하는 것을 특징으로 하는 트랜지스터.

제1항에 있어서,상기 게이트 전극은, NbS2, NbSe2, TaS2, TaSe2, TeS2, TeSe2 및 MoTe2 로 이루어진 군에서 선택된 적어도 어느 하나를 포함하는 것을 특징으로 하는, 트랜지스터.

제1항에 있어서,상기 채널층은 MX2-a(여기서, M은 Mo, W, Sn, Hf, Pt, Zr, Ti, Hr, V, Nb, Ta, Tc 및 Re 로 이루어진 군에서 선택된 적어도 하나이고, X는 S, Se 및 Te 로 이루어진 군에서 선택된 적어도 어느 하나이고, 0≤a003c#2이다)로 표시되는 2차원 전이금속 칼코겐 화합물을 포함하는 것을 특징으로 하는, 트랜지스터.

제1항에 있어서,상기 게이트 전극의 두께는 5 nm 내지 10 nm인 것을 특징으로 하는, 트랜지스터.

기판을 준비하는 단계; 상기 기판 상에 게이트 전극을 형성하는 단계; 상기 게이트 전극 상에 유전층을 형성하는 단계;상기 유전층 상에 채널층을 형성하는 단계; 및상기 채널층 상에 소스 전극 및 드레인 전극을 형성하는 단계를 포함하고, 상기 게이트 전극은 2차원 전이금속계 금속 물질을 포함하고, 채널층은 2차원 전이금속 칼코겐 화합물을 포함하는 것을 특징으로 하는 트랜지스터의 제조 방법.

제5항에 있어서,상기 게이트 전극을 형성하는 단계는,전구체를 증착하는 단계; 및H2S, H2Se, 및 H2Te로 이루어진 군에서 선택된 어느 하나의 가스를 이용하여 상기 전구체를 치환하는 단계를 포함하는 것을 특징으로 하는, 트랜지스터의 제조 방법.

제5항에 있어서,상기 채널층을 형성하는 단계는,채널층 박막을 이용하여 습식 전사하는 것을 특징으로 하는, 트랜지스터의 제조 방법.

제5항에 있어서,상기 게이트 전극은, NbS2, NbSe2, TaS2, TaSe2, TeS2, TeSe2 및 MoTe2 로 이루어진 군에서 선택된 적어도 어느 하나를 포함하는 것을 특징으로 하는, 트랜지스터의 제조 방법.

제5항에 있어서,상기 채널층은 MX2-a(여기서, M은 Mo, W, Sn, Hf, Pt, Zr, Ti, Hr, V, Nb, Ta, Tc 및 Re 로 이루어진 군에서 선택된 적어도 하나이고, X는 S, Se 및 Te 로 이루어진 군에서 선택된 적어도 어느 하나이고, 0≤a003c#2이다)로 표시되는 2차원 전이금속 칼코겐 화합물을 포함하는 것을 특징으로 하는, 트랜지스터의 제조 방법.

제5항에 있어서,상기 게이트 전극의 두께는 5 nm 내지 10 nm인 것을 특징으로 하는, 트랜지스터의 제조 방법.