| 번호 | 청구항 |
|---|---|
| 2 | 제1항에 있어서,상기 컨트롤러는,상기 복수의 PUF 셀 각각의 출력의 위상을 이용하여 CRP 값들을 산출하는 보안키 생성 장치. |
| 3 | 삭제 |
| 4 | 삭제 |
| 5 | 제1항에 있어서,상기 복수의 PUF 셀 각각은,상기 주입 신호를 임시 저장하는 인버터 체인을 포함하는 보안키 생성 장치. |
| 6 | 제1항에 있어서,상기 PUF 셀 어레이 및 상기 펄스 생성부는,하나의 칩 상에 마련되는 보안키 생성 장치. |
| 1 | 복수의 PUF(physically unclonable function)셀을 포함하는 PUF 셀 어레이;비트 라인을 통하여 상기 복수의 PUF 셀 각각으로 클럭 신호를 인가하는 I2C(inter integrated circuit) 신호 공급부;워드 라인을 통하여 상기 복수의 PUF 셀 각각으로 주입 신호를 인가하는 펄스 생성부; 및상기 복수의 PUF 셀 각각에 인가된 클럭 신호와 상기 복수의 PUF 셀 각각의 출력에 기초하여 CRP(challenge-response pair) 값들을 산출하는 컨트롤러를 포함하고,상기 복수의 PUF 셀 각각은, 루프순환 형태로 직렬 연결된 홀수 개의 인버터를 포함하는 링 오실레이터; 상기 홀수 개의 인버터 중 두 인버터 사이의 노드에 연결되며, 상기 주입 신호에 응답하여 스위치 온되는 트랜지스터; 및 상기 링 오실레이터에서 생성된 값을 출력하는 D-플립플롭(D-filpflop)을 포함하고,상기 컨트롤러는,상기 복수의 PUF 셀 각각으로 미리 설정된 사이클 횟수만큼 주입 신호를 인가하도록 상기 펄스 생성부를 제어하고,복수의 PUF 셀 각각으로 미리 설정된 사이클 횟수만큼 주입 신호가 인가된 이후, 상기 복수의 PUF 셀 각각의 출력의 위상을 이용하여 CRP 값들을 산출하는 보안키 생성 장치. |
| 7 | 복수의 PUF(physically unclonable function)셀을 포함하는 PUF 셀 어레이;비트 라인을 통하여 상기 복수의 PUF 셀 각각으로 클럭 신호를 인가하는 I2C(inter integrated circuit) 신호 공급부; 및워드 라인을 통하여 상기 복수의 PUF 셀 각각으로 주입 신호를 인가하는 펄스 생성부를 포함하고,상기 복수의 PUF 셀 각각은,루프순환 형태로 직렬 연결된 홀수 개의 인버터를 포함하는 링 오실레이터;상기 홀수 개의 인버터 중 두 인버터 사이에서 분기되어 마련되며, 상기 주입 신호에 응답하여 스위치 온되는 트랜지스터; 및상기 링 오실레이터에서 생성된 값을 출력하는 D-플립플롭(D-filpflop)을 포함하고, 상기 트랜지스터는 미리 설정된 사이클 횟수만큼 인가된 주입 신호에 응답하여 스위치 온되고,상기 D-플립플롭은 미리 설정된 사이클 횟수만큼 주입 신호가 인가된 이후 상기 링 오실레이터에서 생성된 값을 출력하는 반도체 장치. |
| 8 | 제7항에 있어서,상기 복수의 PUF 셀 각각은,상기 주입 신호를 임시 저장하는 인버터 체인을 더 포함하는 반도체 장치. |
| 9 | 제7항에 있어서,상기 PUF 셀 어레이 및 상기 펄스 생성부는,하나의 칩 상에 마련되는 반도체 장치. |
| 10 | 루프순환 형태로 직렬 연결된 홀수 개의 인버터를 포함하는 링 오실레이터;상기 홀수 개의 인버터 중 두 인버터 사이의 노드에 연결되며, 외부에서 인가되는 주입 신호에 응답하여 스위치 온되는 트랜지스터; 및상기 링 오실레이터에서 생성된 값을 출력하는 D-플립플롭(D-filpflop)을 포함하고,상기 트랜지스터는 미리 설정된 사이클 횟수만큼 인가된 주입 신호에 응답하여 스위치 온되고,상기 D-플립플롭은 미리 설정된 사이클 횟수만큼 주입 신호가 인가된 이후 상기 링 오실레이터에서 생성된 값을 출력하는 PUF(physically unclonable function) 셀. |
| 11 | 제10항에 있어서,상기 PUF 셀은,상기 주입 신호를 임시 저장하는 인버터 체인을 더 포함하는 PUF 셀. |
