데이터 처리 장치 및 그 제어 방법
DATA PROCESSING DEVICE AND CONTROL METHOD FOR THE SAME
특허 요약
일 실시예에 따른 데이터 처리 장치는, MAC(multiplication and accumulation) 연산을 수행하는 메모리 셀 어레이와, MAC 연산 결과를 디지털 신호로 변환하는 ADC(analog to digital converter)를 포함하는 CiM(compute in memory) 장치; 및 상기 CiM 장치를 이용하여 신경망을 학습하는 프로세서를 포함하고, 상기 프로세서는, 이진화된 가중치와 이진화된 활성화 출력 사이의 MAC 연산 결과에 대한 디지털 신호에 기초하여 다음 레이어로 활성화 출력을 전달함으로써 순방향 학습을 수행하고, 이진화 및 디지털 신호 변환 각각에 대응하는 함수의 기울기를 가우시안 함수로 하여 역방향 학습을 수행한다.
청구항
번호청구항
1

MAC(multiplication and accumulation) 연산을 수행하는 메모리 셀 어레이와, MAC 연산 결과를 디지털 신호로 변환하는 ADC(analog to digital converter)를 포함하는 CiM(compute in memory) 장치; 및상기 CiM 장치를 이용하여 신경망을 학습하는 프로세서를 포함하고,상기 프로세서는,이진화된 가중치와 이진화된 활성화 출력 사이의 MAC 연산 결과에 대한 디지털 신호에 기초하여 다음 레이어로 활성화 출력을 전달함으로써 순방향 학습을 수행하고,이진화 및 디지털 신호 변환 각각에 대응하는 함수의 기울기를 가우시안 함수로 하여 역방향 학습을 수행하고,상기 가우시안 함수는,표준편차의 3배가 되는 값이, 이진화된 가중치와 이진화된 활성화 출력 사이의 MAC 연산 결과에 대한 아날로그 신호에서 양자화된 디지털 신호로 변환되는 MAC 연산 결과 값의 범위에 대한 절반이 되는 값 이하가 되는 값을 표준편차로 하는 데이터 처리 장치.

2

제1항에 있어서,상기 프로세서는,상기 이진화 및 상기 디지털 신호 변환 각각에 대응하는 함수의 기울기가 미분 값이 임펄스인 지점을 중심으로 가우시안 함수를 나타내도록 하여 역방향 학습을 수행하는 데이터 처리 장치.

3

제1항에 있어서,상기 ADC는,SA(sense amplifier)인 데이터 처리 장치.

4

삭제

5

제1항에 있어서,이진화된 가중치와 이진화된 활성화 출력 사이의 MAC 연산 결과에 대한 아날로그 신호에서 양자화된 디지털 신호로 변환되는 MAC 연산 결과 값의 범위는,상기 메모리 셀 어레이의 워드라인 개수 및 상기 ADC의 양자화 비트 수에 기초하여 결정되는 데이터 처리 장치.

6

MAC(multiplication and accumulation) 연산을 수행하는 메모리 셀 어레이와, MAC 연산 결과를 디지털 신호로 변환하는 ADC(analog to digital converter)를 포함하는 CiM(compute in memory) 장치를 포함하는 데이터 처리 장치의 제어 방법에 있어서, 신경망은 이진화된 가중치와 이진화된 활성화 출력 사이의 MAC 연산 결과에 대한 디지털 신호에 기초하여 다음 레이어로 활성화 출력을 전달함으로써 순방향 학습을 수행하고;상기 신경망은 이진화 및 디지털 신호 변환 각각에 대응하는 함수의 기울기를 가우시안 함수로 하여 역방향 학습을 수행하고,상기 역방향 학습을 수행하는 것은,표준편차의 3배가 되는 값이, 이진화된 가중치와 이진화된 활성화 출력 사이의 MAC 연산 결과에 대한 아날로그 신호에서 양자화된 디지털 신호로 변환되는 MAC 연산 결과 값의 범위에 대한 절반이 되는 값 이하가 되는 값을 표준편차로 하도록 상기 가우시안 함수를 결정하는 것을 포함하는 데이터 처리 장치의 제어 방법.

7

제6항에 있어서,상기 역방향 학습을 수행하는 것은,상기 이진화 및 상기 디지털 신호 변환 각각에 대응하는 함수의 기울기가 미분 값이 임펄스인 지점을 중심으로 가우시안 함수를 나타내도록 하여 역방향 학습을 수행하는 것을 포함하는 데이터 처리 장치의 제어 방법.

8

삭제

9

제6항에 있어서,상기 역방향 학습을 수행하는 것은,상기 메모리 셀 어레이의 워드라인 개수 및 상기 ADC의 양자화 비트 수에 기초하여 이진화된 가중치와 이진화된 활성화 출력 사이의 MAC 연산 결과에 대한 아날로그 신호에서 양자화된 디지털 신호로 변환되는 MAC 연산 결과 값의 범위를 결정하는 것을 포함하는 데이터 처리 장치의 제어 방법.

10

MAC(multiplication and accumulation) 연산을 수행하는 메모리 셀 어레이와, MAC 연산 결과를 디지털 신호로 변환하는 ADC(analog to digital converter)를 포함하는 CiM(compute in memory) 장치를 포함하는 데이터 처리 장치의 제어 방법에 있어서, 이진화된 가중치와 이진화된 활성화 출력 사이의 MAC 연산 결과에 대한 디지털 신호에 기초하여 다음 레이어로 활성화 출력을 전달함으로써 신경망에 대한 순방향 학습을 수행하고;이진화 및 디지털 신호 변환 각각에 대응하는 함수의 기울기를 가우시안 함수로 하여 역방향 학습을 수행하고,상기 역방향 학습을 수행하는 것은,표준편차의 3배가 되는 값이, 이진화된 가중치와 이진화된 활성화 출력 사이의 MAC 연산 결과에 대한 아날로그 신호에서 양자화된 디지털 신호로 변환되는 MAC 연산 결과 값의 범위에 대한 절반이 되는 값 이하가 되는 값을 표준편차로 하도록 상기 가우시안 함수를 결정하는 것을 포함하는 제어 방법을 실행하기 위한 프로그램이 저장된 컴퓨터로 판독 가능한 기록매체.