출력버퍼에서 발생하는 오프셋 전압을 보정하기 위한 오프셋 보정 장치에 관한 것으로, 상기 출력버퍼를 포함하는 DAC 내장 증폭기(DAC embedded amp);외부로부터 비트열 신호를 입력받고, 상기 비트열 신호에 기초하여 오프셋 보정 신호를 생성하는 오프셋 보정 신호 생성부; 및DDA(Differential Difference amp)를 포함하여, 상기 오프셋 보정 신호를 기초로 상기 오프셋 전압을 보상하는 오프셋 보정 전류를 생성하는 오프셋 보정 전류 생성부; 를 포함하고,상기 DAC 내장 증폭기는,N-비트 DAC 내장 인풋 스테이지(N-bit DAC embedded input stage), 상기 N-비트 DAC 내장 인풋 스테이지와 연결되는 제1 노드 및 제2 노드를 포함하고,상기 DDA는,상기 제1 노드와 연결되는 제1 보정 전류 포트 및 상기 제2 노드와 연결되는 제2 보정 전류 포트를 통해 상기 N-비트 DAC 내장 인풋 스테이지와 병렬된 형태로 마련되는 것을 특징으로 하는오프셋 보정 장치.

삭제

제1항에 있어서,상기 DDA는,상기 제1 보정 전류 포트에 연결되는 제1 트랜지스터 및 상기 제2 보정 전류 포트에 연결되는 제2 트랜지스터를 포함하고, 상기 제1 트랜지스터 및 제2 트랜지스터는 병렬로 연결되는 것을 특징으로 하는 오프셋 보정 장치.

제3항에 있어서,상기 DDA는,상기 제1 및 제2 트랜지스터가 상기 제1 및 제2 보정 전류 포트의 반대 단이 제3 노드로 연결되고, 상기 제3 노드와 접지 노드 사이에 제3 트랜지스터를 더 포함하는 것을 특징으로 하는오프셋 보정 장치.

제3항에 있어서,상기 오프셋 보정 전류 생성부는,M-비트 R-string DAC를 더 포함하는 것을 특징으로 하는 오프셋 보정 장치.

제5항에 있어서,상기 오프셋 보정 전류 생성부는,상기 오프셋 보정 신호 및 외부에서 입력되는 입력전압을 기초로 상기 M-비트 R-string DAC에서 출력되는 출력전압과 상기 입력전압에 기초하여 상기 DDA에서 상기 오프셋 보정 전류를 생성하는 것을 특징으로 하는 오프셋 보정 장치.

제6항에 있어서,상기 M-비트 R-string DAC는, 상기 입력전압에 기초하여 오프셋 보정 전류를 생성하기 위한 오프셋 보상 전압의 최솟값을 조절하는 것을 특징으로 하는오프셋 보정 장치.

제1항에 있어서,상기 출력버퍼에서 발생하는 오프셋 전압의 극성을 양수 또는 음수로 단일화하는 오프셋 전압 극성 단일화부; 를 더 포함하는오프셋 보정 장치.

제8항에 있어서,상기 오프셋 보정 신호 생성부는,상기 오프셋 전압의 극성이 반전될 때까지 크기가 점진적으로 증가되는 상기 비트열 신호를 입력받아, 상기 비트열 신호의 크기가 증가함에 따라 상기 오프셋 전압의 극성이 반전되는 순간의 상기 비트열 신호를 상기 오프셋 보정 신호로 저장하고,상기 오프셋 보정 전류 생성부는,저장된 상기 오프셋 보정 신호를 기초로 지속적으로 상기 오프셋 보정 전류를 생성하는 것을 특징으로 하는,오프셋 보정 장치.

제8항에 있어서,상기 DAC 내장 증폭기는,오프셋 극성을 반전시키는 스위치를 포함하여, 상기 오프셋 극성 반전 스위치는 상기 오프셋 전압 극성 단일화부에 의해 제어되는 것을 특징으로 하는오프셋 보정 장치.

출력버퍼에서 발생하는 오프셋 전압을 보정하기 위한 오프셋 보정 방법에 관한 것으로, 상기 출력버퍼를 포함하는 DAC 내장 증폭기(DAC embedded amp)를 마련하는 단계;오프셋 보정 신호 생성부에서, 외부로부터 비트열 신호를 입력받고, 상기 비트열 신호에 기초하여 오프셋 보정 신호를 생성하는 오프셋 보정 신호 생성 단계; 및DDA(Differential Difference amp)를 포함하는 오프셋 보정 전류 생성부에서, 상기 오프셋 보정 신호를 기초로 상기 오프셋 전압을 보상하는 오프셋 보정 전류를 생성하는 오프셋 보정 전류 생성 단계; 를 포함하고,상기 DAC 내장 증폭기는,N-비트 DAC 내장 인풋 스테이지(N-bit DAC embedded input stage), 상기 N-비트 DAC 내장 인풋 스테이지와 연결되는 제1 노드 및 제2 노드를 포함하고,상기 DDA는,상기 제1 노드와 연결되는 제1 보정 전류 포트 및 상기 제2 노드와 연결되는 제2 보정 전류 포트를 통해 상기 N-비트 DAC 내장 인풋 스테이지와 병렬된 형태로 마련되는 것을 특징으로 하는오프셋 보정 방법.

삭제

제11항에 있어서,상기 DDA는,상기 제1 보정 전류 포트에 연결되는 제1 트랜지스터 및 상기 제2 보정 전류 포트에 연결되는 제2 트랜지스터를 포함하고, 상기 제1 트랜지스터 및 제2 트랜지스터는 병렬로 연결되는 것을 특징으로 하는 오프셋 보정 방법.

제13항에 있어서,상기 DDA는,상기 제1 및 제2 트랜지스터가 상기 제1 및 제2 보정 전류 포트의 반대 단이 제3 노드로 연결되고, 상기 제3 노드와 접지 노드 사이에 제3 트랜지스터를 더 포함하는 것을 특징으로 하는오프셋 보정 방법.

제13항에 있어서,상기 오프셋 보정 전류 생성부는,M-비트 R-string DAC를 더 포함하는 것을 특징으로 하는 오프셋 보정 방법.

제15항에 있어서,상기 오프셋 보정 전류 생성 단계는,상기 오프셋 보정 신호 및 외부에서 입력되는 입력전압을 기초로 상기 M-비트 R-string DAC에서 출력되는 출력전압과 상기 입력전압에 기초하여 상기 DDA에서 상기 오프셋 보정 전류를 생성하는 것을 특징으로 하는 오프셋 보정 방법.

제16항에 있어서,상기 M-비트 R-string DAC는, 상기 입력전압에 기초하여 오프셋 보정 전류를 생성하기 위한 오프셋 보상 전압의 최솟값을 조절하는 것을 특징으로 하는오프셋 보정 방법.

제11항에 있어서,오프셋 전압 극성 단일화부에서, 상기 출력버퍼에서 발생하는 오프셋 전압의 극성을 양수 또는 음수로 단일화하는 오프셋 전압 극성 단일화 단계; 를 더 포함하는오프셋 보정 방법.

제18항에 있어서,상기 오프셋 보정 신호 생성 단계는,상기 오프셋 전압의 극성이 반전될 때까지 크기가 점진적으로 증가되는 상기 비트열 신호를 입력받아, 상기 비트열 신호의 크기가 증가함에 따라 상기 오프셋 전압의 극성이 반전되는 순간의 상기 비트열 신호를 상기 오프셋 보정 신호로 저장하고,상기 오프셋 보정 전류 생성 단계는,저장된 상기 오프셋 보정 신호를 기초로 지속적으로 상기 오프셋 보정 전류를 생성하는 것을 특징으로 하는,오프셋 보정 방법.

제18항에 있어서,상기 DAC 내장 증폭기는,오프셋 극성을 반전시키는 스위치를 포함하여, 상기 오프셋 극성 반전 스위치는 상기 오프셋 전압 극성 단일화부에 의해 제어되는 것을 특징으로 하는오프셋 보정 방법.