CNOT(controlled-NOT) 게이트의 구현을 위한 장치에 있어서인스트럭션들을 포함하는 메모리; 및상기 메모리와 작동적으로(operatively) 연결되고, 상기 인스트럭션들을 실행하기 위한 프로세서를 포함하고,상기 프로세서에 의해 상기 인스트럭션들이 실행될 때, 상기 프로세서는 복수의 동작들을 제어하고,상기 복수의 동작들은,컨트롤 큐비트(controlled qubit)에 제1 펄스의 제1 파라미터(parameter)의 파라미터 값(parameter value)을 변경해가며, 상기 제1 펄스를 인가하는 동작;상기 CNOT 게이트의 복수의 기저 상태들에 대응하는 제1 CNOT 연산 성공 확률들(first probabilities of a CNOT operation)에 기초하여 상기 제1 파라미터의 파라미터 값을 결정하는 동작; 및상기 제1 파라미터의 파라미터 값이 결정된 후, 타겟 큐비트(target qubit)에 제2 펄스를 인가하는 동작을 포함하는, 장치.

제1항에 있어서,상기 제1 파라미터는,상기 제1 펄스의 주파수(frequency), 상기 제1 펄스의 듀레이션(dureation), 상기 제1 펄스의 진폭(amplitude), 상기 제1 펄스의 듀레이션 동안 상기 제1 펄스의 진폭이 증감하는 시간 길이, 및 상기 제1 펄스의 초기 위상 중에서 하나 이상을 포함하는, 장치.

제1항에 있어서,상기 결정하는 동작은,상기 복수의 기저 상태들에 대응하는 제1 CNOT 성공 확률들 사이의 차이에 기초하여 상기 제1 파라미터의 파라미터 값을 결정하는 동작을 포함하는, 장치.

제3항에 있어서,상기 제1 CNOT 연산 성공 확률들 사이의 차이에 기초하여 상기 제1 파라미터의 파라미터 값을 결정하는 동작은,상기 제1 CNOT 연산 성공 확률들 중에서 가장 높은 CNOT 연산 성공 확률과 가장 낮은 CNOT 연산 성공 확률 사이의 차이가 임계값을 만족하도록, 상기 제1 파라미터의 파라미터 값을 선택하는 동작을 포함하는, 장치.

제1항에 있어서,상기 제2 펄스를 인가하는 동작은,상기 제2 펄스의 제2 파라미터의 파라미터 값을 변경해가며, 상기 제2 펄스를 상기 타겟 큐비트에 인가하는 동작; 및상기 CNOT 게이트의 복수의 기저 상태들에 대응하는 제2 CNOT 연산 성공 확률들(second probabilities of a CNOT operation)에 기초하여 상기 제2 파라미터의 파라미터 값을 결정하는 동작을 포함하는, 장치.

제5항에 있어서,상기 제2 파라미터는,상기 제2 펄스의 진동수, 상기 제2 펄스의 듀레이션, 상기 제2 펄스의 진폭, 및 상기 제2 펄스의 초기 위상 중에서 하나 이상을 포함하는, 장치.

제5항에 있어서,상기 제2 파라미터의 파라미터 값을 결정하는 동작은,상기 CNOT 게이트의 복수의 기저 상태들에 대응하는 제2 CNOT 연산 성공 확률들을 기초하여 상기 파라미터 값을 결정하는 동작을 포함하는, 장치.

제7항에 있어서,상기 제2 CNOT 연산 성공 확률들을 기초하여 상기 파라미터 값을 결정하는 동작은,상기 제2 CNOT 연산 성공 확률들의 합 또는 상기 제2 CNOT 연산 성공 확률들의 평균이 최대가 되도록 상기 제2 파라미터의 파라미터 값을 선택하는 동작을 포함하는, 장치.

제1항에 있어서,상기 복수의 동작들은,상기 제2 펄스가 인가된 후, 상기 컨트롤 큐비트 및 상기 타겟 큐비트에 회전 게이트(rotation gate)를 적용하는 동작을 더 포함하는, 장치.

CNOT(controlled-NOT) 게이트의 구현을 위한 방법에 있어서,컨트롤 큐비트(controlled qubit)에 제1 펄스의 제1 파라미터(parameter)의 파라미터 값(parameter value)을 변경해가며, 상기 제1 펄스를 인가하는 동작;상기 CNOT 게이트의 복수의 기저 상태들에 대응하는 제1 CNOT 연산 성공 확률들에 기초하여 상기 제1 파라미터의 파라미터 값을 결정하는 동작; 및상기 제1 파라미터의 파라미터 값이 결정된 후, 타겟 큐비트(target qubit)에 제2 펄스를 인가하는 동작을 포함하는, 방법.

제10항에 있어서,상기 제1 파라미터는,상기 제1 펄스의 주파수(frequency), 상기 제1 펄스의 듀레이션(dureation), 상기 제1 펄스의 진폭(amplitude), 상기 제1 펄스의 듀레이션 동안 상기 제1 펄스의 진폭이 증감하는 시간 길이, 및 상기 제1 펄스의 초기 위상 중에서 하나 이상을 포함하는, 방법.

제10항에 있어서,상기 결정하는 동작은,상기 복수의 기저 상태들에 대응하는 제1 CNOT 성공 확률들 사이의 차이에 기초하여 상기 제1 파라미터의 파라미터 값을 결정하는 동작을 포함하는, 방법.

제11항에 있어서,상기 제1 CNOT 연산 성공 확률들 사이의 차이에 기초하여 상기 제1 파라미터의 파라미터 값을 결정하는 동작은,상기 제1 CNOT 연산 성공 확률들 중에서 가장 높은 CNOT 연산 성공 확률과 가장 낮은 CNOT 연산 성공 확률 사이의 차이가 임계값을 만족하도록, 상기 제1 파라미터의 파라미터 값을 선택하는 동작을 포함하는, 방법.

제10항에 있어서,상기 제2 펄스를 인가하는 동작은,상기 제2 펄스의 제2 파라미터의 파라미터 값을 변경해가며, 상기 제2 펄스를 상기 타겟 큐비트에 인가하는 동작; 및상기 CNOT 게이트의 복수의 기저 상태들에 대응하는 제2 CNOT 연산 성공 확률들에 기초하여 상기 제2 파라미터의 파라미터 값을 결정하는 동작을 포함하는, 방법.

제14항에 있어서,상기 제2 파라미터는,상기 제2 펄스의 진동수, 상기 제2 펄스의 듀레이션, 상기 제2 펄스의 진폭, 및 상기 제2 펄스의 초기 위상 중에서 하나 이상을 포함하는, 방법.

제14항에 있어서,상기 제2 파라미터의 파라미터 값을 결정하는 동작은,상기 CNOT 게이트의 복수의 기저 상태들에 대응하는 제2 CNOT 연산 성공 확률들을 기초하여 상기 파라미터 값을 결정하는 동작을 포함하는, 방법.

제16항에 있어서,상기 제2 CNOT 연산 성공 확률들을 기초하여 상기 파라미터 값을 결정하는 동작은,상기 제2 CNOT 연산 성공 확률들의 합 또는 상기 제2 CNOT 연산 성공 확률들의 평균이 최대가 되도록, 상기 제2 파라미터의 파라미터 값을 선택하는 동작을 포함하는, 방법.

제10항에 있어서,상기 제2 펄스가 인가된 후, 상기 컨트롤 큐비트 및 상기 타겟 큐비트에 회전 게이트(rotation gate)를 적용하는 동작을 더 포함하는, 방법.

하드웨어와 결합되어 제10항 내지 제18항 중 어느 하나의 항의 방법을 실행시키기 위하여 컴퓨터 판독 가능한 기록매체에 저장된 컴퓨터 프로그램.

CNOT(controlled-NOT) 게이트의 구현을 위한 장치에 있어서인스트럭션들을 포함하는 메모리; 및상기 메모리와 작동적으로(operatively) 연결되고, 상기 인스트럭션들을 실행하기 위한 프로세서를 포함하고,상기 프로세서에 의해 상기 인스트럭션들이 실행될 때, 상기 프로세서는 복수의 동작들을 제어하고,상기 복수의 동작들은,CNOT 게이트의 복수의 기저 상태들에 대응하는 제1 CNOT 연산 성공 확률들(first probabilities of a CNOT operation) 사이의 차이에 기초하여, 컨트롤 펄스의 파라미터 값을 결정하는 동작; 및상기 컨트롤 펄스의 파라미터 값이 결정된 이후, 상기 복수의 기저 상태들에 대응하는 제2 CNOT 연산 성공 확률들의 평균에 기초하여, 타겟 펄스의 파라미터 값을 결정하는 동작을 포함하는, 장치.