제1 항에 있어서, 상기 채널 스택은,상기 제1 물질막이 상기 기판과 인접하고, 상기 제2 물질막이 상기 강유전체 물질막과 인접하도록 배치된 것을 포함하는 네거티브 커패시턴스 트랜지스터의 제조 방법.

기판 상에, 아연 산화물(ZnO)을 포함하는 제1 물질막 및 알루미늄 산화물(Al2O3)을 포함하는 제2 물질막을 적층하여, 상기 제1 물질막 및 제2 물질막 사이에 2차원 전자 가스가 생성된 채널 스택을 형성하는 단계; 및상기 채널 스택 상에 하프늄 및 지르코늄을 포함하는 제3 금속 전구체 및 제3 반응 물질을 제공하여, 상기 제3 금속 전구체 및 상기 제3 반응 물질이 반응된 HZO(Hafnium Zirconium oxide)를 포함하는 강유전체 물질막을 형성하는 단계를 포함하되,상기 제1 물질막은 상기 기판 상에 DEZ(Diethylzinc)를 포함하는 제1 금속 전구체를 제공하는 단계, 및 상기 제1 금속 전구체가 제공된 상기 기판 상에 제1 반응 물질을 제공하는 단계를 통해 형성되고,상기 제2 물질막은 상기 제1 물질막 상에 TMA(Trimethylaluminum)을 포함하는 제2 금속 전구체를 제공하는 단계, 및 상기 제2 금속 전구체가 제공된 상기 제1 물질막 상에 제2 반응 물질을 제공하는 단계를 통해 형성되되, 상기 제2 물질막을 형성하는 단계의 공정 온도는 150℃ 이상으로 제어되고, 상기 제2 물질막을 형성하는 단계의 공정 온도가 230℃ 내지 280℃의 범위로 제어됨에 따라, 문턱전압이하 스윙(subthreshold swing, SS)값이 1℃ 당 7.7 mV/dec의 값으로 제어되는 것을 포함하는 네거티브 커패시턴스 트랜지스터의 제조 방법.

제1 항에 있어서,상기 기판은 상기 기판의 상부면의 법선 방향으로 연장되는 핀(Fin) 구조물을 포함하되,상기 채널 스택 및 상기 강유전체 물질막은, 상기 핀 구조물의 표면 프로파일을 따라 배치된 것을 포함하는 네거티브 커패시턴스 트랜지스터의 제조 방법.

제1 항에 있어서,상기 강유전체 물질막은, 9 nm 초과의 두께를 갖는 것을 포함하는 네거티브 커패시턴스 트랜지스터의 제조 방법.

제1 항에 있어서,상기 채널 스택, 및 상기 강유전체 물질막 사이에 배치되는 금속 질화물막을 더 포함하는 네거티브 커패시턴스 트랜지스터의 제조 방법.

제5 항에 있어서,상기 금속 질화물막은, 티타늄 질화물(TiN) 또는 탄탈럼 질화물(TaN) 중 어느 하나를 포함하는 네거티브 커패시턴스 트랜지스터의 제조 방법.

제1 항에 있어서,상기 강유전체 물질막을 형성하는 단계는,상기 채널 스택 상에 상기 제3 금속 전구체, 및 상기 제3 반응 물질을 제공하여, 상기 제3 금속 전구체 및 상기 제3 반응 물질이 반응된 예비 강유전체 물질막을 형성하는 단계; 및상기 예비 강유전체 물질막을 열처리하는 단계를 포함하는 네거티브 커패시턴스 트랜지스터의 제조 방법.

삭제

삭제

삭제