제8 항에 있어서,상기 제1 타입은 P 타입을 포함하고, 상기 제2 타입은 N 타입을 포함하는 3차원 모놀리식 상보형 트랜지스터.

제8 항에 있어서, 복수의 상기 제1 채널층들은 상기 게이트 전극에 의해 둘러싸인 것을 포함하는 3차원 모놀리식 상보형 트랜지스터.

제8 항에 있어서, 상기 드레인 전극은 복수의 상기 제1 채널층들 각각의 일측 단부와 모두 접촉되는 것을 포함하는 3차원 모놀리식 상보형 트랜지스터.

제8 항에 있어서, 상기 제1 소스 전극은 복수의 상기 제1 채널층들 각각의 타측 단부와 모두 접촉되는 것을 포함하는 3차원 모놀리식 상보형 트랜지스터.

제8 항에 있어서, 상기 제2 소스 전극과 상기 드레인 전극은 상기 게이트 전극이 연장되는 방향으로 중첩되지 않는 것을 포함하는 3차원 모놀리식 상보형 트랜지스터.

기판의 상부면의 법선 방향으로 연장되는 게이트 전극; 상기 게이트 전극의 하부에 배치되는 제1 타입의 제1 채널층; 상기 게이트 전극의 상부면 및 측면의 일 영역을 둘러싸는 제2 타입의 제2 채널층; 상기 제1 채널층 및 상기 제2 채널층과 접촉되도록 상기 기판 상에 배치되는 드레인 전극; 상기 제1 채널층 및 상기 제2 채널층 중 상기 제1 채널층에만 접촉되도록 상기 기판 상에 배치되는 제1 소스 전극; 및 상기 제1 채널층 및 상기 제2 채널층 중 상기 제2 채널층에만 접촉되도록 상기 제2 채널층 상에 배치되는 제2 소스 전극을 포함하는 3차원 모놀리식 상보형 트랜지스터.

제1 항에 있어서, 상기 제2 소스 전극과 상기 드레인 전극은 상기 게이트 전극이 연장되는 방향으로 중첩되지 않는 것을 포함하는 3차원 모놀리식 상보형 트랜지스터.

제1 항에 있어서, 상기 제1 소스 전극과 상기 드레인 전극은 상기 게이트 전극이 연장되는 방향으로 중첩되는 것을 포함하는 3차원 모놀리식 상보형 트랜지스터.

제1 항에 있어서, 상기 제1 타입은 P 타입을 포함하고, 상기 제2 타입은 N 타입을 포함하는 3차원 모놀리식 상보형 트랜지스터.

제1 항에 있어서, 상기 제1 채널층은 실리콘(Si)을 포함하는 3차원 모놀리식 상보형 트랜지스터.

제1 항에 있어서, 상기 제2 채널층은 산화물 반도체 및 2차원 물질 중 어느 하나를 포함하는 3차원 모놀리식 상보형 트랜지스터.

제1 항에 있어서, 상기 게이트 전극, 상기 제1 채널층, 상기 드레인 전극, 및 상기 제1 소스 전극은 제1 트랜지스터로 정의되고, 상기 게이트 전극, 상기 제2 채널층, 상기 드레인 전극, 및 상기 제2 소스 전극은 제2 트랜지스터로 정의되는 것을 포함하는 3차원 모놀리식 상보형 트랜지스터.

기판의 상부면의 법선 방향으로 연장되는 게이트 전극; 상기 게이트 전극이 연장되는 방향을 따라 서로 이격되고, 상기 게이트 전극의 하부 영역과 인접하도록 상기 기판 상에 배치되는 복수의 제1 타입의 제1 채널층들; 상기 게이트 전극의 상부면 및 측면의 일 영역을 둘러싸는 제2 타입의 제2 채널층; 복수의 상기 제1 채널층들 및 상기 제2 채널층과 접촉되도록 상기 기판 상에 배치되는 드레인 전극; 상기 제1 채널층 및 상기 제2 채널층 중 상기 제1 채널층에만 접촉되도록 상기 기판 상에 배치되는 제1 소스 전극; 및 상기 제1 채널층 및 상기 제2 채널층 중 상기 제2 채널층에만 접촉되도록 상기 제2 채널층 상에 배치되는 제2 소스 전극을 포함하는 3차원 모놀리식 상보형 트랜지스터.

제8 항에 있어서,상기 제1 채널층은 실리콘(Si)을 포함하고, 상기 제2 채널층은 산화물 반도체 및 2차원 물질 중 어느 하나를 포함하는 3차원 모놀리식 상보형 트랜지스터.