무선 통신 시스템에서 극 부호를 송신하는 방법에 있어서, 상기 극 부호에 대응하는 부호어 비트들에 부호율 정합 인터리빙 및 부호율 정합을 수행하는 단계;상기 부호율 정합 인터리빙 및 부호율 정합이 수행된 부호어 비트들을, 서로 다른 개수의 비트들을 포함하는 제1 비트 그룹 및 제2 비트 그룹으로 그룹핑하는 단계;상기 제1 비트 그룹 및 제2 비트 그룹 중 적어도 하나에 채널 인터리빙을 수행하는 단계; 및상기 채널 인터리빙이 수행된 2 개의 비트 그룹들을 2개 이상의 페이딩 채널들에 할당하고 전송하는 단계;를 포함하는 것을 특징으로 하는 방법.

제1항에 있어서, 상기 부호율 정합 인터리빙 및 부호율 정합이 수행된 부호어 비트들을, 상기 서로 다른 개수의 비트들을 포함하는 제1 비트 그룹 및 제2 비트 그룹으로 그룹핑하는 단계;는이진 지배(binary domination)에 기반한 상기 부호율 정합 인터리빙 및 이에 따른 부호율 정합이 수행된 부호어 비트들을, 상기 제1 비트 그룹 및 상기 제2 비트 그룹으로 그룹핑하는 단계;를 포함하는 것을 특징으로 하는 방법.

제1항에 있어서, 상기 부호율 정합 인터리빙을 위하여 극 부호 시퀀스에 기반한 비트 단위 인터리버가 사용되고,상기 극 부호 시퀀스는 분리 채널의 인덱스들을 신뢰도에 기반하며 이진 지배(binary domination)을 만족하도록 정렬하여 나타낸 것을 특징으로 하는 방법.

제1항에 있어서, 상기 부호율 정합을 위하여 상기 부호어 비트들 중 일부가 천공(puncturing) 또는 단축(shortening)되는 것을 특징으로 하는 방법.

제4항에 있어서, 상기 부호율 정합 인터리빙을 위하여 서브블록에 기반한 인터리버가 사용되고, 및 상기 부호율 정합을 위하여 상기 부호어 비트들 중 일부가 천공되는 경우, 상기 인터리빙 및 부호율 정합이 수행된 부호어 비트들에 대응되는 적어도 하나의 소스 비트를 부가-고정(extra-freezing)하는 단계;를 포함하고, 상기 부가-고정되는 적어도 하나의 소스 비트는 상기 부호율 정합 인터리빙에 사용되는 인터리버의 종류, 상기 페이딩 채널들의 성능, 또는 AWGN 채널의 성능 중 적어도 하나에 기반하여 결정되는 것을 특징으로 하는 방법.

제1항에 있어서, 상기 부호율 정합 인터리빙을 위하여 서브블록 인터리버가 사용되는 경우, 상기 서브블록 인터리버는 극 부호 시퀀스에 관련된 것을 특징으로 하는 방법.

제1항에 있어서, 상기 부호율 정합 인터리빙을 위하여 서브블록 인터리버가 사용되는 경우, 상기 서브블록 인터리버는 이진 지배(binary domination), 해밍 무게((Hamming weight), 또는 극부호의 신뢰도 중 적어도 하나를 고려한 서브블록 인터리버 시퀀스에 기반한 것을 특징으로 하는 방법.

제1항에 있어서, 상기 부호율 정합 인터리빙을 위하여 서브블록 인터리버가 사용되는 경우, 상기 서브블록 인터리버의 서브블록의 길이는 모부호의 길이에 기반하여 결정된 것을 특징으로 하는 방법.

무선 통신 시스템에서 극 부호를 송신하는 전자 장치에 있어서, 송수신부; 및적어도 하나의 프로세서;를 포함하고, 상기 적어도 하나의 프로세서는,상기 극 부호에 대응하는 부호어 비트들에 부호율 정합 인터리빙 및 부호율 정합을 수행하고,상기 부호율 정합 인터리빙 및 부호율 정합이 수행된 부호어 비트들을, 서로 다른 개수의 비트들을 포함하는 제1 비트 그룹 및 제2 비트 그룹으로 그룹핑하고, 상기 제1 비트 그룹 및 제2 비트 그룹 중 적어도 하나에 채널 인터리빙을 수행하고, 및상기 채널 인터리빙이 수행된 2 개의 비트 그룹들을 2개 이상의 페이딩 채널들에 할당하고 전송하도록 구성된 것을 특징으로 하는 전자 장치.

제9항에 있어서, 상기 적어도 하나의 프로세서는,이진 지배(binary domination)에 기반한 상기 부호율 정합 인터리빙 및 이에 따른 부호율 정합이 수행된 부호어 비트들을, 상기 제1 비트 그룹 및 상기 제2 비트 그룹으로 그룹핑하는 단계;를 포함하는 것을 특징으로 하는 전자 장치.

제9항에 있어서, 상기 부호율 정합 인터리빙을 위하여 극 부호 시퀀스에 기반한 비트 단위 인터리버가 사용되고,상기 극 부호 시퀀스는 분리 채널의 인덱스들을 신뢰도에 기반하며 이진 지배(binary domination)을 만족하도록 정렬하여 나타낸 것을 특징으로 하는 전자 장치.

제9항에 있어서, 상기 부호율 정합을 위하여 상기 부호어 비트들 중 일부가 천공(puncturing) 또는 단축(shortening)되는 것을 특징으로 하는 전자 장치.

제12항에 있어서, 상기 적어도 하나의 프로세서는,상기 부호율 정합 인터리빙을 위하여 서브블록에 기반한 인터리버가 사용되고, 및 상기 부호율 정합을 위하여 상기 부호어 비트들 중 일부가 천공되는 경우, 상기 인터리빙 및 부호율 정합이 수행된 부호어 비트들에 대응되는 적어도 하나의 소스 비트를 부가-고정(extra-freezing)하도록 구성되고,상기 부가-고정되는 적어도 하나의 소스 비트는 상기 부호율 정합 인터리빙에 사용되는 인터리버의 종류, 상기 페이딩 채널들의 성능, 또는 AWGN 채널의 성능 중 적어도 하나에 기반하여 결정되는 것을 특징으로 하는 전자 장치.

제9항에 있어서, 상기 부호율 정합 인터리빙을 위하여 서브블록 인터리버가 사용되는 경우, 상기 서브블록 인터리버는 극 부호 시퀀스에 관련된 것을 특징으로 하는 전자 장치.

제9항에 있어서, 상기 부호율 정합 인터리빙을 위하여 서브블록 인터리버가 사용되는 경우, 상기 서브블록 인터리버는 이진 지배(binary domination), 해밍 무게(Hamming weight), 또는 극부호의 신뢰도 중 적어도 하나를 고려한 서브블록 인터리버 시퀀스에 기반한 것을 특징으로 하는 전자 장치.

제9항에 있어서, 상기 부호율 정합 인터리빙을 위하여 서브블록 인터리버가 사용되는 경우, 상기 서브블록 인터리버의 서브블록의 길이는 모부호의 길이에 기반하여 결정된 것을 특징으로 하는 전자 장치.