일정 높이의 반도체 핀이 형성된 반도체 기판;상기 반도체 핀을 사이에 두고 양측으로 각각 소정의 거리 떨어진 위치의 상기 반도체 기판에 형성된 p+ 영역과 n+ 영역;상기 반도체 핀의 일측과 상기 n+ 영역 사이에 제 1 게이트 절연막을 사이에 두고 형성된 제 1 게이트; 및상기 반도체 핀의 타측과 상기 p+ 영역 사이에 제 2 게이트 절연막을 사이에 두고 상기 제 1 게이트와 전기적으로 분리되도록 형성된 제 2 게이트를 포함하여 구성된 것을 특징으로 하는 터널링 전계효과 트랜지스터.

제 1 항에 있어서,상기 제 1 게이트 및 상기 제 2 게이트는 서로 다른 물질로 형성된 것을 특징으로 하는 터널링 전계효과 트랜지스터.

제 1 항에 있어서,상기 제 1 게이트 및 상기 제 2 게이트는 반도체 물질에 서로 다른 불순물이 도핑되어 형성되거나 동일한 불순물로 도핑 농도가 서로 다르게 형성된 것을 특징으로 하는 터널링 전계효과 트랜지스터.

제 3 항에 있어서,상기 제 1 게이트는 상기 n+ 영역에 도핑된 불순물과 동일한 n형 불순물로 도핑되어 형성되고,상기 제 2 게이트는 상기 p+ 영역에 도핑된 불순물과 동일한 p형 불순물로 도핑되어 형성된 것을 특징으로 하는 터널링 전계효과 트랜지스터.

제 1 항 내지 제 4 항 중 어느 한 항에 있어서,상기 반도체 핀의 높이는 터널링 접합 면적을 결정하는 것을 특징으로 하는 터널링 전계효과 트랜지스터.

제 5 항에 있어서,상기 반도체 핀 및 상기 반도체 기판은 실리콘, 실리콘게르마늄, 게르마늄 및 3-5족 화합물 반도체 물질 중 어느 하나 이상으로 형성된 것을 특징으로 하는 터널링 전계효과 트랜지스터.

제 6 항에 있어서,상기 제 1 게이트 절연막 및 상기 제 2 게이트 절연막은 실리콘 산화막 (SiO2), 스트론튬 산화막(SrO), 실리콘 질화막(Si3N4), 알루미늄 산화막(A12O3), 마그네슘 산화막(MgO), 스칸듐 산화막(Sc2O3), 가돌리늄 산화막(Gd2O3), 이트륨 산화막(Y2O3), 사마륨 산화막(Sm2O3), 하프늄 산화막(HfO2), 지르코늄 산화막(ZrO2), 탄탈 산화막(Ta2O5), 바륨 산화막(BaO) 및 비스무스 산화막(Bi2O3) 중 어느 하나로 형성된 것을 특징으로 하는 터널링 전계효과 트랜지스터.

반도체 기판에 하드 마스크를 형성하는 제 1 단계;상기 하드 마스크의 일 측벽에 측벽 스페이서를 형성하는 제 2 단계;상기 하드 마스크 및 상기 측벽 스페이서를 식각 마스크로 하여 상기 반도체 기판을 비등방성으로 일정 깊이 식각하여 일측으로 단차지게 하는 제 3 단계;상기 반도체 기판의 단차진 일측에 제 1 게이트 절연막을 형성하는 제 4 단계;상기 기판 전면에 제 1 게이트 물질을 증착하고 비등방성으로 식각하여 상기 반도체 기판의 단차진 일측 측벽에 상기 제 1 게이트 절연막을 사이에 두고 제 1 게이트를 형성하는 제 5 단계;상기 기판 전면에 제 1 도전형 불순물을 도핑하여 상기 제 1 게이트 일측으로 상기 반도체 기판에 제 1 도전형 고농도 도핑 영역을 형성하는 제 6 단계;상기 기판 전면에 더미 절연막을 증착하고 상기 하드 마스크가 드러나도록 평탄화시키는 제 7 단계;상기 하드 마스크를 제거하고 상기 측벽 스페이서 및 상기 더미 절연막을 식각 마스크로 하여 상기 반도체 기판의 타측을 비등방성으로 일정 깊이 식각하여 반도체 핀을 형성하는 제 8 단계;상기 반도체 핀이 형성된 상기 반도체 기판의 타측에 제 2 게이트 절연막을 형성하는 제 9 단계;상기 기판 전면에 제 2 게이트 물질을 증착하고 비등방성으로 식각하여 상기 반도체 기판의 타측에 상기 제 2 게이트 절연막을 사이에 두고 제 2 게이트를 형성하는 제 10 단계; 및상기 기판 전면에 제 2 도전형 불순물을 도핑하여 상기 제 2 게이트 일측으로 상기 반도체 기판에 제 2 도전형 고농도 도핑 영역을 형성하는 제 11 단계를 포함하여 구성된 것을 특징으로 하는 터널링 전계효과 트랜지스터의 제조방법.

제 8 항에 있어서,상기 제 1 게이트 물질 및 상기 제 2 게이트 물질은 일함수가 서로 다른 물질인 것을 특징으로 하는 터널링 전계효과 트랜지스터의 제조방법.

제 8 항에 있어서,상기 제 1 게이트 물질 및 상기 제 2 게이트 물질은 반도체 물질이고,상기 제 6 단계에서 상기 제 1 도전형 불순물의 도핑은 상기 제 1 게이트에도 동시에 도핑 되고,상기 제 11 단계에서 상기 제 2 도전형 불순물의 도핑은 상기 제 2 게이트에도 동시에 도핑 되는 것을 특징으로 하는 터널링 전계효과 트랜지스터의 제조방법.

제 8 항 내지 제 10 항 중 어느 한 항에 있어서,상기 제 3 단계 및 상기 제 8 단계에서 상기 반도체 기판의 식각 깊이는 서로 동일하게 하고, 상기 제 4 단계에서 상기 제 1 게이트 절연막 형성 및 상기 제 9 단계에서 제 2 게이트 절연막 형성은 열 산화공정을 통하여 이루어지는 것을 특징으로 하는 터널링 전계효과 트랜지스터의 제조방법.

제 11 항에 있어서,상기 제 1 단계 이전에 상기 반도체 기판에 버퍼층을 먼저 형성하고, 상기 버퍼층 상에 상기 하드 마스크를 형성하고,상기 제 3 단계에서 상기 반도체 기판 식각시 상기 하드 마스크 및 상기 측벽 스페이서 일측으로 드러난 상기 버퍼층을 먼저 식각하여 제거하는 것을 특징으로 하는 터널링 전계효과 트랜지스터의 제조방법.