히터(heater)를 포함하는 하부 전극;제1 칼코게나이드(chalcogenide) 물질을 포함하는 제1 칼코게나이드 레이어(chalcogenide layer), 제2 칼코게나이드 물질을 포함하는 제2 칼코게나이드 레이어 및 상기 제1 칼코게나이드 레이어 및 상기 제2 칼코게나이드 간의 확산을 방지하는 제1 안티 믹싱 레이어(anti-mixing layer)를 포함하고, 상기 하부 전극 상에 적층되는 적층 구조체; 및상기 적층 구조체 상에 적층되는 상부 전극을 포함하되,상기 제1 칼코게나이드 레이어는 상기 하부 전극 상에 적층되고,상기 제1 안티 믹싱 레이어는 상기 제1 칼코게나이드 레이어 상에 적층되고,상기 제2 칼코게나이드 레이어는 상기 제1 안티 믹싱 레이어 상에 적층되고,상기 제1 칼코게나이드 물질의 상전이를 발생시키는 제1 임계 전압은 상기 제2 칼코게나이드 물질의 상전이를 발생시키는 제2 임계 전압보다 낮고,상기 적층 구조체에 대하여 상기 제1 칼코게나이드 물질 및 상기 제2 칼코게나이드 물질 중 적어도 하나의 물질에 상전이를 발생시키기 위해 요구되는 펄스 전압이 인가되는 경우, 칼코게나이드 물질들 중 하나 이상의 칼코게나이드 물질에 대하여 비정질 상태에서 결정질 상태로의 상태 변화인 상전이가 발생되고, 상기 적층 구조체에 대하여 상기 제1 칼코게나이드 레이어 및 상기 제2 칼코게나이드 레이어 중 적어도 하나의 레이어에 전도 채널을 형성하기 위해 요구되는 펄스 전압이 인가되는 경우, 칼코게나이드 레이어들 중 하나 이상의 칼코게나이드 레이어에 대하여 상기 전도 채널이 형성되고,전도 채널이 형성된 칼코게나이드 레이어에 대하여 형성된 전도 채널과 동일한 극성의 펄스 전압을 인가하는 경우, 해당 전도 채널이 일부 유지되고,형성된 전도 채널과 동일한 극성의 펄스 전압의 인가에 따라 전도 채널의 일부가 유지된 칼코게나이드 레이어에 대한 임계 전압 시프트가 발생하는,메모리 소자.

제1 항에 있어서,상기 적층 구조체는 제3 칼코게나이드 물질을 포함하는 제3 칼코게나이드 레이어 및 상기 제2 칼코게나이드 레이어 및 상기 제3 칼코게나이드 레이어 간의 확산을 방지하는 제2 안티 믹싱 레이어를 더 포함하되,상기 제2 안티 믹싱 레이어는 상기 제2 칼코게나이드 레이어 상에 적층되고,상기 제3 칼코게나이드 레이어는 상기 제2 안티 믹싱 레이어 상에 적층되고,상기 제2 임계 전압은 상기 제3 칼코게나이드 물질의 상전이를 발생시키는 제3 임계 전압보다 낮은 메모리 소자.

제1 항에 있어서,상기 제1 칼코게나이드 물질 및 상기 제2 칼코게나이드 물질이 비정질 상태인 경우, 고저항 상태를 나타내는 제1 저항에 대응하는 제1 레벨을 형성하는 메모리 소자.

제3 항에 있어서,상기 적층 구조체에 대하여 상기 제1 임계 전압 이상 상기 제2 임계 전압 미만의 크기를 가지는 제1 펄스 전압이 인가되는 경우, 상기 제1 칼코게나이드 물질은 결정질 상태로 상전이되고,상기 메모리 소자는 상기 제1 칼코게나이드 물질의 상전이를 기반으로 제2 저항에 대응하는 제2 레벨을 형성하고,상기 제2 저항은 상기 제1 저항보다 작은 메모리 소자.

제4 항에 있어서,상기 적층 구조체에 대하여 상기 제2 임계 전압 이상의 크기를 가지는 제2 펄스 전압이 인가되는 경우, 상기 제2 칼코게나이드 물질은 결정질 상태로 상전이되고,상기 메모리 소자는 상기 제2 칼코게나이드 물질의 상전이를 기반으로 제3 저항에 대응하는 제3 레벨을 형성하고,상기 제3 저항은 상기 제2 저항보다 작은 메모리 소자.

제3 항에 있어서,상기 적층 구조체에 대하여 제3 펄스 전압이 인가되는 경우, 상기 제1 칼코게나이드 레이어에 대하여 제1 전도 채널(channel)이 형성되고,상기 메모리 소자는 상기 제1 전도 채널을 기반으로 제4 저항에 대응하는 제4 레벨을 형성하고,상기 제3 펄스 전압의 크기는 상기 제1 칼코게나이드 레이어에 대하여 전도 채널을 형성하기 위하여 요구되는 전압인 제4 임계 전압 이상이고, 상기 제2 칼코게나이드 레이어에 대하여 전도 채널을 형성하기 위하여 요구되는 전압인 제5 임계 전압 미만이고,상기 제4 저항은 상기 제1 저항보다 작은 메모리 소자.

제6 항에 있어서,상기 제1 칼코게나이드 레이어에 대하여 형성된 상기 제1 전도 채널과 동일한 극성을 가지는 제4 펄스 전압이 상기 적층 구조체에 대하여 인가되는 경우, 상기 제4 임계 전압은 제1 전압에서 제2 전압으로 시프팅(shifting)되고,상기 제2 전압은 상기 제1 전압보다 작은 메모리 소자.

제1 항에 있어서,상기 하부 전극을 둘러싼 절연체를 더 포함하는 메모리 소자.

복수의 메모리 소자들이 적어도 하나의 행 및 적어도 하나의 열로 정렬되어 형성된 메모리 어레이를 포함하되,상기 복수의 메모리 소자들 각각은:히터(heater)를 포함하는 하부 전극;제1 칼코게나이드(chalcogenide) 물질을 포함하는 제1 칼코게나이드 레이어(chalcogenide layer), 제2 칼코게나이드 물질을 포함하는 제2 칼코게나이드 레이어 및 상기 제1 칼코게나이드 레이어 및 상기 제2 칼코게나이드 간의 확산을 방지하는 제1 안티 믹싱 레이어(anti-mixing layer)를 포함하고, 상기 하부 전극 상에 적층되는 적층 구조체; 및상기 적층 구조체 상에 적층되는 상부 전극을 포함하되,상기 제1 칼코게나이드 레이어는 상기 하부 전극 상에 적층되고,상기 제1 안티 믹싱 레이어는 상기 제1 칼코게나이드 레이어 상에 적층되고,상기 제2 칼코게나이드 레이어는 상기 제1 안티 믹싱 레이어 상에 적층되고,상기 제1 칼코게나이드 물질의 상전이를 발생시키는 제1 임계 전압은 상기 제2 칼코게나이드 물질의 상전이를 발생시키는 제2 임계 전압보다 낮고,상기 적층 구조체에 대하여 상기 제1 칼코게나이드 물질 및 상기 제2 칼코게나이드 물질 중 적어도 하나의 물질에 상전이를 발생시키기 위해 요구되는 펄스 전압이 인가되는 경우, 칼코게나이드 물질들 중 하나 이상의 칼코게나이드 물질에 대하여 비정질 상태에서 결정질 상태로의 상태 변화인 상전이가 발생되고, 상기 적층 구조체에 대하여 상기 제1 칼코게나이드 레이어 및 상기 제2 칼코게나이드 레이어 중 적어도 하나의 레이어에 전도 채널을 형성하기 위해 요구되는 펄스 전압이 인가되는 경우, 칼코게나이드 레이어들 중 하나 이상의 칼코게나이드 레이어에 대하여 상기 전도 채널이 형성되고,전도 채널이 형성된 칼코게나이드 레이어에 대하여 형성된 전도 채널과 동일한 극성의 펄스 전압을 인가하는 경우, 해당 전도 채널이 일부 유지되고,형성된 전도 채널과 동일한 극성의 펄스 전압의 인가에 따라 전도 채널의 일부가 유지된 칼코게나이드 레이어에 대한 임계 전압 시프트가 발생하는,메모리 장치.

삭제