곱셈 로직을 포함하는 곱셈기;적어도 하나의 인스트럭션을 포함하는 메모리; 및상기 적어도 하나의 인스트럭션을 실행하는 적어도 하나의 프로세서를 포함하되, 상기 적어도 하나의 프로세서는:제1 입력 값 및 제2 입력 값을 획득하고,상기 제1 입력 값과 상기 제2 입력 값의 자료형(datatype) 및 정밀도(precision)를 식별하고,상기 식별된 자료형 및 정밀도에 기초하여, 상기 제1 입력 값의 비트들과 상기 제2 입력 값의 비트들을 상기 곱셈 로직의 서브 곱셈 로직들에 분배하고,상기 서브 곱셈 로직들의 출력들에 기초하여 상기 곱셈 로직의 적어도 하나의 출력을 획득하고,상기 식별된 자료형이 부동소수점형인 경우, 상기 서브 곱셈 로직들에 분배되는 상기 제1 입력 값의 비트들은 상기 제1 입력 값의 가수에 대응하는 비트들인, 전자 장치.

제1항에 있어서,상기 적어도 하나의 프로세서는:상기 식별된 자료형 및 정밀도에 기초하여, 상기 곱셈 로직의 적어도 하나의 시프팅 로직의 활성화 여부를 결정하고,상기 적어도 하나의 시프팅 로직을 활성화하는 것으로 식별한 것에 기초하여, 상기 서브 곱셈 로직들의 출력들 중 적어도 하나를 시프팅하는 상기 적어도 하나의 시프팅 로직을 활성화하는, 전자 장치.

제1항에 있어서,상기 적어도 하나의 프로세서는:상기 식별된 자료형 및 정밀도에 기초하여, 상기 곱셈 로직의 선택적 덧셈기의 활성화 여부를 결정하는, 전자 장치.

제3항에 있어서,상기 적어도 하나의 프로세서는:상기 선택적 덧셈기를 활성화하는 것으로 결정한 것에 기초하여, 상기 서브 곱셈 로직들의 출력들을 합산하는 상기 선택적 덧셈기를 활성화하고,상기 선택적 덧셈기를 비활성화하는 것으로 결정한 것에 기초하여, 상기 서브 곱셈 로직들의 출력들을 합산하는 상기 선택적 덧셈기를 비활성화하는, 전자 장치.

제1항에 있어서,상기 서브 곱셈 로직들에 분배되는 상기 제2 입력 값의 비트들은 상기 제2 입력 값의 가수에 대응하는 비트들인, 전자 장치.

제1항에 있어서,상기 곱셈기는 덧셈 로직을 포함하고,상기 적어도 하나의 프로세서는:상기 식별된 자료형 및 정밀도에 기초하여, 상기 덧셈 로직의 활성화 여부를 결정하고,상기 덧셈 로직을 활성화하는 것으로 결정한 것에 기초하여, 상기 제1 입력 값의 지수에 대응하는 비트들에 상기 제2 입력 값의 지수에 대응하는 비트들을 합산하고, 상기 합산 결과에서 상기 식별된 자료형 및 정밀도에 매핑된 바이어스 값을 감산하는 상기 덧셈 로직을 활성화하는, 전자 장치.

제6항에 있어서,상기 곱셈기는 XOR 로직을 포함하고,상기 적어도 하나의 프로세서는:상기 식별된 자료형 및 정밀도에 기초하여, 상기 XOR 로직의 활성화 여부를 결정하고,상기 XOR 로직을 활성화하는 것으로 결정하는 것에 기초하여, 상기 제1 입력 값의 부호에 대응하는 비트와 상기 제2 입력 값의 부호에 대응하는 비트 간의 XOR 연산을 수행하는 상기 XOR 로직을 활성화하는, 전자 장치.

제7항에 있어서,상기 XOR 로직은 적어도 하나의 서브 XOR 로직을 포함하고,상기 적어도 하나의 서브 XOR 로직은 상기 곱셈 로직의 적어도 하나의 출력의 최대 개수와 동일한 수로 배치되는, 전자 장치.

제7항에 있어서,상기 곱셈기는 정규화기 및 반올림기를 포함하고,상기 적어도 하나의 프로세서는:상기 식별된 자료형 및 정밀도에 기초하여, 상기 정규화기 및 상기 반올림기의 활성화 여부를 결정하고,상기 정규화기를 활성화하는 것으로 결정하는 것에 기초하여, 상기 곱셈 로직의 적어도 하나의 출력과 상기 덧셈 로직의 적어도 하나의 출력을 입력으로 하여 정규화하는 상기 정규화기를 활성화하고,상기 반올림기를 활성화하는 것으로 결정하는 것에 기초하여, 상기 XOR 로직의 적어도 하나의 출력과 상기 정규화기의 적어도 하나의 출력을 이용하여 기 정의된 비트 폭으로 반올림을 수행하는 상기 반올림기를 활성화하는, 전자 장치.

제9항에 있어서,상기 적어도 하나의 프로세서는:상기 식별된 자료형이 정수형인 것에 기초하여, 상기 곱셈 로직의 적어도 하나의 출력을 상기 곱셈기의 출력으로 결정하고,상기 식별된 자료형이 부동소수점형인 것에 기초하여, 상기 정규화기의 출력을 상기 곱셈기의 출력으로 결정하는, 전자 장치.

곱셈기의 동작 방법에 있어서,제1 입력 값 및 제2 입력 값을 획득하는 단계;상기 제1 입력 값과 상기 제2 입력 값의 자료형(datatype) 및 정밀도(precision)를 식별하는 단계;상기 식별된 자료형 및 정밀도에 기초하여, 상기 제1 입력 값의 비트들과 상기 제2 입력 값의 비트들을 상기 곱셈기에 포함되는 곱셈 로직의 서브 곱셈 로직들에 분배하는 단계; 및상기 서브 곱셈 로직들의 출력들에 기초하여 상기 곱셈 로직의 적어도 하나의 출력을 획득하는 단계를 포함하고,상기 식별된 자료형이 부동소수점형인 경우, 상기 서브 곱셈 로직들에 분배되는 상기 제1 입력 값의 비트들은 상기 제1 입력 값의 가수에 대응하는 비트들인, 방법.

제11항에 있어서,상기 방법은:상기 식별된 자료형 및 정밀도에 기초하여, 상기 곱셈 로직의 적어도 하나의 시프팅 로직의 활성화 여부를 결정하는 단계; 및상기 적어도 하나의 시프팅 로직을 활성화하는 것으로 결정한 것에 기초하여, 상기 서브 곱셈 로직들의 출력들 중 적어도 하나를 시프팅하는 상기 적어도 하나의 시프팅 로직을 활성화하는 단계를 포함하는, 방법.

제11항에 있어서,상기 방법은:상기 식별된 자료형 및 정밀도에 기초하여, 상기 곱셈 로직의 선택적 덧셈기의 활성화 여부를 결정하는 단계를 포함하는, 방법.

제13항에 있어서,상기 곱셈 로직의 선택적 덧셈기의 활성화 여부를 결정하는 단계는:상기 선택적 덧셈기를 활성화하는 것으로 결정한 것에 기초하여, 상기 서브 곱셈 로직들의 출력들을 합산하는 상기 선택적 덧셈기를 활성화하는 단계; 및상기 선택적 덧셈기를 비활성화하는 것으로 결정한 것에 기초하여, 상기 서브 곱셈 로직들의 출력들을 합산하는 상기 선택적 덧셈기를 비활성화하는 단계를 포함하는, 방법.

제11항에 있어서,상기 서브 곱셈 로직들에 분배되는 상기 제2 입력 값의 비트들은 상기 제2 입력 값의 가수에 대응하는 비트들인, 방법.

제11항에 있어서,상기 곱셈기는 덧셈 로직을 포함하고,상기 방법은:상기 식별된 자료형 및 정밀도에 기초하여, 상기 덧셈 로직의 활성화 여부를 결정하는 단계; 및상기 덧셈 로직을 활성화하는 것으로 결정한 것에 기초하여, 상기 제1 입력 값의 지수에 대응하는 비트들에 상기 제2 입력 값의 지수에 대응하는 비트들을 합산하고, 상기 합산 결과에서 상기 식별된 자료형 및 정밀도에 매핑된 바이어스 값을 감산하는 상기 덧셈 로직을 활성화하는 단계를 포함하는, 방법.

제16항에 있어서,상기 곱셈기는 XOR 로직을 포함하고,상기 방법은:상기 식별된 자료형 및 정밀도에 기초하여, 상기 XOR 로직의 활성화 여부를 결정하는 단계; 및상기 XOR 로직을 활성화하는 것으로 결정하는 것에 기초하여, 상기 제1 입력 값의 부호에 대응하는 비트와 상기 제2 입력 값의 부호에 대응하는 비트 간의 XOR 연산을 수행하는 상기 XOR 로직을 활성화하는 단계를 포함하는, 방법.

제17항에 있어서,상기 XOR 로직은 적어도 하나의 서브 XOR 로직을 포함하고,상기 적어도 하나의 서브 XOR 로직은 상기 곱셈 로직의 적어도 하나의 출력의 최대 개수와 동일한 수로 배치되는, 방법.

제17항에 있어서,상기 곱셈기는 정규화기 및 반올림기를 포함하고,상기 방법은:상기 식별된 자료형 및 정밀도에 기초하여, 상기 정규화기 및 상기 반올림기의 활성화 여부를 결정하는 단계;상기 정규화기를 활성화하는 것으로 결정하는 것에 기초하여, 상기 곱셈 로직의 적어도 하나의 출력과 상기 덧셈 로직의 적어도 하나의 출력을 입력으로 하여 정규화하는 상기 정규화기를 활성화하는 단계;상기 반올림기를 활성화하는 것으로 결정하는 것에 기초하여, 상기 XOR 로직의 적어도 하나의 출력과 상기 정규화기의 적어도 하나의 출력을 이용하여 기 정의된 비트 폭으로 반올림을 수행하는 상기 반올림기를 활성화하는 단계를 포함하는, 방법.

제1 입력 값과 제2 입력 값의 자료형이 정수형인 것에 기초하여 상기 제1 입력 값과 상기 제2 입력 값 간의 곱셈을 수행하고, 상기 자료형이 부동소수점형인 것에 기초하여 상기 제1 입력 값의 가수와 상기 제2 입력 값의 가수 간의 곱셈을 수행하는, 곱셈 로직;상기 자료형이 부동소수점형인 것에 기초하여 상기 제1 입력 값의 지수와 상기 제2 입력 값의 지수를 합산하고, 상기 합산 결과에서 상기 제1 입력 값의 지수와 상기 제2 입력 값의 지수의 비트 폭에 매핑된 바이어스 값을 감산하는, 덧셈 로직;상기 자료형이 부동소수점형인 것에 기초하여 상기 제1 입력 값의 부호와 상기 제2 입력 값의 부호 간의 XOR 연산을 수행하는, XOR 로직;상기 자료형이 부동소수점형인 것에 기초하여 상기 곱셈 로직의 출력과 상기 덧셈 로직의 출력을 입력으로 하여 정규화하는, 정규화기;상기 자료형이 부동소수점형인 것에 기초하여 상기 정규화기의 출력과 상기 XOR 로직의 출력을 이용하여 기 정의된 비트 폭으로 반올림을 수행하는, 반올림기; 및상기 자료형이 정수형인 것에 기초하여 상기 곱셈 로직의 출력을 출력하고, 상기 자료형이 부동소수점형인 것에 기초하여 상기 반올림기의 출력을 출력하는, 멀티플렉서를 포함하는, 곱셈기.