십진법 정보 처리를 위한 나노 전자 소자
Nano electronic device for decimal information processing
특허 요약
본 발명은 십진법 정보 처리를 위한 나노 전자 소자에 관한 것으로, 더욱 상세하게는 다수 개의 자화방향을 형성하고 이에 대응되는 저항값을 기록하여 십진법 정보 처리가 가능한 나노 전자 소자에 있어서, 기판 및 상기 기판 상에 박막 증착 기법을 이용하여 형성되고, 쓰기(write) 동작시, 펄스 형태로 전류를 인가하여 유도 자기장을 형성하거나 스핀 토크 전달에 의해, 양축 자기 이방성(Cubic or four-fold anisotropy)을 갖는 다축자화 강자성 물질을 다중 자화 도메인 상태(multi-domain state)로 만들고, 상기 다중 자화 도메인 상태에 따라 달라지는 다중상태에 대한 다수의 터넬링 저항값(tunneling magnetoresistance)을 기록하여 다중의 정보를 저장하는 다축자화 강자성층으로 이루어지며, 포토리소그래피(Photolithography) 공정을 이용하여 터넬링 구조로 공정되는 것을 특징으로 하는 십진법 정보 처리를 위한 나노 전자 소자에 관한 것이다.
청구항
번호청구항
1

다수 개의 자화방향을 형성하고 이에 대응되는 저항값을 기록하여 십진법 정보 처리가 가능한 나노 전자 소자에 있어서,기판; 및상기 기판 상에 박막 증착 기법을 이용하여 형성되고, 쓰기(write) 동작시, 펄스 형태로 전류를 인가하여 유도 자기장을 형성하거나 스핀 토크 전달에 의해, 양축 자기 이방성(Cubic or four-fold anisotropy)을 갖는 다축자화 강자성 물질을 다중 자화 도메인 상태(multi-domain state)로 만들고,상기 다중 자화 도메인 상태에 따라 달라지는 다중상태에 대한 다수의 터넬링 저항값(tunneling magnetoresistance)을 기록하여 다중의 정보를 저장하는 다축자화 강자성층;으로 이루어지며,포토리소그래피(Photolithography) 공정을 이용하여 터넬링 구조로 공정되며,상기 다축자화 강자성층은상기 기판의 상부에 다축자화 강자성 물질로 형성되는 제 1 다축자화 강자성층, 상기 제 1 다축자화 강자성층의 상부에 비자성 물질로 형성되는 비자성 분리층, 상기 비자성 분리층의 상부에 다축자화 강자성 물질로 형성되는 제 2 다축자화 강자성층을 포함하여 구성되는 것을 특징으로 하는 십진법 정보 처리를 위한 나노 전자 소자.

2

제 1항에 있어서,상기 기판은P 타입 GaAs으로 형성되며,상기 기판의 상부에 Be로 도핑된 GaAs 층이 더 형성되는 것을 특징으로 하는 십진법 정보 처리를 위한 나노 전자 소자.

3

삭제

4

제 1항에 있어서,상기 십진법 정보 처리를 위한 나노 전자 소자는상기 제 2 다축자화 강자성층의 상부에 보호막층이 형성되며,상기 기판과 상기 보호막층이 전류단자로 구성되는 터넬링 구조로 형성되는 것을 특징으로 하는 십진법 정보 처리를 위한 나노 전자 소자.

5

제 4항에 있어서,상기 터넬링 구조는읽기(read) 동작시, 상기 전류단자에 센싱 전류를 흘려보내서 저장된 다수의 터넬링 저항값을 측정하여 논리값을 센싱하는 것을 특징으로 하는 십진법 정보 처리를 위한 나노 전자 소자.