유한체의 병렬 곱셈기에 있어서,상기 병렬 곱셈기의 제 1 입력의 각 비트와 상기 병렬 곱셈기의 제 2 입력의 각 비트를 이용하여 제 1 패리티 비트를 예측하는 제 1 패리티 비트 예측부; 및상기 제 1 입력과 상기 제 2 입력의 병렬 곱셈을 통해 산출된 결과의 각 비트 값과 상기 제 1 패리티 비트를 비교하여 오류가 있는지를 탐지하는 오류 탐지부를 포함하고,상기 오류 탐지부는,상기 병렬 곱셈을 통해 산출된 결과의 각 비트 값들과 상기 제 1 패리티 비트를 2 개씩 짝을 이루어 배타적 논리합 연산을 순차적으로 수행함으로써 최종 산출되는 배타적 논리합 연산 값으로부터 상기 오류가 있는지를 탐지하는 것을 특징으로 하는 오류 탐지 장치.

제 1 항에 있어서,상기 제 1 패리티 비트 예측부는,상기 제 1 입력의 각 비트와 상기 제 1 입력과 비트자리가 대응하는 상기 제 2 입력의 각 비트의 곱셈 연산을 수행하는 곱셈 연산부; 및상기 곱셈 연산부의 곱셈 값들의 배타적 논리합 연산을 수행하여 상기 제 1 패리티 비트를 산출하는 배타적 논리합 연산부를 포함하는 오류 탐지 장치.

삭제

제 1 항에 있어서,상기 제 1 입력과 상기 제 2 입력의 병렬 곱셈을 통해 산출된 결과 값을 이용하여 제 2 패리티 비트를 생성하는 제 2 패리티 비트 생성부를 더 포함하고,상기 오류 탐지부는,상기 제 1 패리티 비트와 제 2 패리티 비트를 비교하여 오류가 있는지를 탐지하는 것을 특징으로 하는 오류 탐지 장치.

제 4 항에 있어서,상기 제 2 패리티 비트 생성부는,상기 제 1 입력과 상기 제 2 입력의 병렬 곱셈을 통해 산출된 결과 값의 각 비트 값들의 배타적 논리합 연산을 통해 제 2 패리티 비트를 생성하는 것을 특징으로 하는 오류 탐지 장치.

유한체의 병렬 곱셈기에 있어서,상기 병렬 곱셈기의 제 1 입력의 각 비트와 상기 병렬 곱셈기의 제 2 입력의 각 비트를 이용하여 제 1 패리티 비트를 예측하는 단계; 및상기 제 1 입력과 상기 제 2 입력의 병렬 곱셈을 통해 산출된 결과의 각 비트 값과 상기 제 1 패리티 비트를 비교하여 오류가 있는지를 탐지하는 단계를 포함하고,상기 오류가 있는지를 탐지하는 단계는,상기 병렬 곱셈을 통해 산출된 결과의 각 비트 값들과 상기 제 1 패리티 비트를 2 개씩 짝을 이루어 배타적 논리합 연산을 순차적으로 수행함으로써 최종 산출되는 배타적 논리합 연산 값으로부터 상기 오류가 있는지를 탐지하는 것을 특징으로 하는 오류 탐지 방법.

제 6 항에 있어서,상기 제 1 패리티 비트를 예측하는 단계는,상기 제 1 입력의 각 비트와 상기 제 1 입력과 비트자리가 대응하는 상기 제 2 입력의 각 비트의 곱셈 연산을 수행하는 단계; 및상기 곱셈 연산의 곱셈 값들의 배타적 논리합 연산을 수행하여 상기 제 1 패리티 비트를 산출하는 단계를 포함하는 오류 탐지 방법.

삭제

제 6 항 내지 제 7 항 중 어느 한 항의 방법을 컴퓨터에서 실행시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체.