| 번호 | 청구항 |
|---|---|
| 17 | 제14 항에 있어서,상기 드레인 전극을 증착하는 단계는저온 플라즈마 보강 화학적 기상 증착법(Plasma Enhanced Chemical Vapor Deposition, PECVD)을 통해 상기 드레인 전극 레이어를 상기 채널 레이어 상에 증착하는 단계를 포함하는전기화학 메모리 셀의 제조 방법. |
| 1 | 기판 상에 증착된 소스 전극 레이어(Source Electrode Layer);상기 소스 전극 레이어를 관통하도록 수직으로 형성된 메모리 홀을 포함하되,상기 메모리 홀은, 상기 메모리 홀 내에서 서로 평행하게 배치되는 드레인 전극 레이어(Drain Electrode Layer) 및 게이트 전극 레이어(Gate Electrode Layer)를 포함하는 전기화학 메모리 셀. |
| 2 | 제1 항에 있어서,상기 기판 상에 증착된 절연막 레이어(Insulator Layer)를 더 포함하는전기화학 메모리 셀. |
| 3 | 제2 항에 있어서,상기 절연막 레이어는, 상기 기판 상에 상기 소스 전극 레이어와 교차로 증착되는전기화학 메모리 셀. |
| 4 | 제1 항에 있어서,상기 메모리 홀은,채널 레이어(Channel Layer), 전해질 레이어(Electrolyte Layer) 및 이온 저장 레이어(Reservoir Layer)를 더 포함하는전기화학 메모리 셀. |
| 5 | 제4 항에 있어서,상기 채널 레이어, 상기 드레인 전극 레이어, 상기 전해질 레이어, 상기 이온 저장 레이어 및 상기 게이트 전극 레이어는,상기 메모리 홀의 외측에서부터 내측의 방향으로 순서대로 배치되는 전기화학 메모리 셀. |
| 6 | 제5 항에 있어서,상기 드레인 전극 레이어는, 상기 채널 레이어의 일부를 둘러싸는 박막 구조로 형성되는 전기화학 메모리 셀. |
| 7 | 제5 항에 있어서,상기 드레인 전극 레이어는, 전이금속 칼코지나이드(Transition Metal Dichalcogenides, TMDC)를 포함하는전기화학 메모리 셀. |
| 8 | 제5 항에 있어서,상기 드레인 전극 레이어는, 저온 플라즈마 보강 화학적 기상 증착법(Plasma Enhanced Chemical Vapor Deposition, PECVD)을 통해 상기 채널 레이어 상에 증착되는전기화학 메모리 셀. |
| 9 | 기판 상에 소스 전극 레이어를 증착하는 단계;상기 소스 전극 레이어를 수직으로 관통하는 관통홀(through hole)을 형성하는 단계;상기 관통홀 내부에 드레인 전극 레이어를 증착하는 단계; 및상기 관통홀 내부에 상기 드레인 전극 레이어와 평행하도록 게이트 전극 레이어를 증착하는 단계를 포함하는 전기화학 메모리 셀의 제조 방법. |
| 10 | 제9 항에 있어서,상기 기판 상에 절연막 레이어를 증착하는 단계를 더 포함하는전기화학 메모리 셀의 제조 방법. |
| 11 | 제10 항에 있어서,상기 소스 전극 레이어를 증착하는 단계와, 상기 절연막 레이어를 증착하는 단계는 서로 교차하여 수행되는 전기화학 메모리 셀의 제조 방법. |
| 12 | 제9 항에 있어서,상기 관통홀 내부에 채널 레이어, 전해질 레이어 및 이온 저장 레이어를 증착하는 단계를 더 포함하는전기화학 메모리 셀의 제조 방법. |
| 13 | 제12 항에 있어서,상기 채널 레이어를 증착하는 단계는, 상기 관통홀을 따라 상기 채널 레이어를 증착하는 단계를 포함하고,상기 드레인 전극 레이어를 증착하는 단계는, 상기 채널 레이어 상에 상기 드레인 전극 레이어를 증착하는 단계를 포함하며,상기 전해질 레이어를 증착하는 단계는, 상기 드레인 전극 레이어 상에 상기 전해질 레이어를 증착하는 단계를 포함하고,상기 이온 저장 레이어를 증착하는 단계는, 상기 전해질 레이어 상에 상기 이온 저장 레이어를 증착하는 단계를 포함하며,상기 게이트 전극 레이어를 증착하는 단계는, 상기 이온 저장 레이어 상에 상기 게이트 전극 레이어를 증착하는 단계를 포함하는 전기화학 메모리 셀의 제조 방법. |
| 14 | 제13 항에 있어서,상기 채널 레이어, 상기 드레인 전극 레이어, 상기 전해질 레이어, 상기 이온 저장 레이어 및 상기 게이트 전극 레이어는,상기 관통홀의 외측에서부터 내측의 방향으로 순서대로 증착되는전기화학 메모리 셀의 제조 방법. |
| 15 | 제14 항에 있어서,상기 드레인 전극 레이어는,상기 채널 레이어의 일부를 둘러싸는 박막 구조로 형성되는 전기화학 메모리 셀의 제조 방법. |
| 16 | 제14 항에 있어서,상기 드레인 전극 레이어는, 전이금속 칼코지나이드(Transition Metal Dichalcogenides, TMDC)를 포함하는전기화학 메모리 셀의 제조 방법. |
