제1 워드 라인이 게이트와 연결되고, 출력 라인이 드레인 및 소스 중 어느 하나와 연결되고, 제2 트랜지스터와 상기 드레인 및 상기 소스 중 나머지 하나가 연결되는 제1 트랜지스터;제2 워드 라인이 게이트와 연결되고, 입력 라인이 제2 트랜지스터의 드레인 및 소스 중 어느 하나와 연결되고, 상기 제1 트랜지스터와 제2 트랜지스터의 상기 드레인 및 상기 소스 중 나머지 하나가 연결되는 제2 트랜지스터; 및상기 입력 라인과 상기 제2 트랜지스터 사이에 위치하되, 상기 입력 라인이 애노드와 연결되고, 상기 제2 트랜지스터가 캐소드와 연결되는 다이오드를 포함하는 가중치 셀을 포함하되,상기 출력 라인은 전하 적분기와 연결되고 상기 입력 라인에는 직류 전압이 인가되되,상기 제1 워드 라인에 인가되는 전압은 펄스 전압 및 일정한 전압 중 어느 하나이고, 상기 제2 워드 라인에 인가되는 전압은 상기 펄스 전압 및 상기 일정한 전압 중 나머지 하나이고,상기 가중치 셀에서 방출되는 전하량은 상기 가중치 셀의 채널 컨덕턴스 및 상기 펄스 전압의 펄스 폭에 기초하여 결정되는 가중치 및 상기 직류 전압에 기초하여 결정되는 것인, 뉴럴 네트워크.

제 1항에 있어서,상기 제1 워드 라인에 인가되는 전압은 펄스 전압이고, 상기 제2 워드 라인에 인가되는 전압은 일정한 전압인 뉴럴 네트워크.

제 2항에 있어서,상기 펄스 전압의 펄스 진폭과 펄스 폭을 제어하여 가중치를 조절하는 뉴럴 네트워크.

제 2항에 있어서,상기 일정한 전압의 크기를 제어하여 가중치를 조절하는 뉴럴 네트워크.

제 1항에 있어서,상기 제1 워드 라인에 인가되는 전압은 일정한 전압이고, 상기 제2 워드 라인에 인가되는 전압은 펄스 전압인 뉴럴 네트워크.

제 5항에 있어서,상기 일정한 전압의 크기를 제어하여 가중치를 조절하는 뉴럴 네트워크.

제 5항에 있어서,상기 펄스 전압의 펄스 진폭과 펄스 폭을 제어하여 가중치를 조절하는 뉴럴 네트워크.

제 1항에 있어서,상기 제1 워드 라인과 상기 출력 라인은 서로 직교하여 위치하고, 상기 입력 라인과 상기 제2 워드 라인은 서로 직교하여 위치하는 뉴럴 네트워크.

삭제

제1 워드 라인이 게이트와 연결되고, 출력 라인이 드레인 및 소스 중 어느 하나와 연결되고, 제2 트랜지스터와 상기 드레인 및 상기 소스 중 나머지 하나가 연결되는 제1 트랜지스터, 제2 워드 라인이 게이트와 연결되고, 제1 입력 라인이 제2 트랜지스터의 드레인 및 소스 중 어느 하나와 연결되고, 상기 제1 트랜지스터와 제2 트랜지스터의 상기 드레인 및 상기 소스 중 나머지 하나가 연결되는 제2 트랜지스터, 및 상기 제1 입력 라인과 상기 제2 트랜지스터 사이에 위치하되, 상기 제1 입력 라인이 애노드와 연결되고, 상기 제2 트랜지스터가 캐소드와 연결되는 다이오드를 포함하는 제1 가중치 셀; 및제3 워드 라인이 게이트와 연결되고, 출력 라인이 제3 트랜지스터의 드레인 및 소스 중 어느 하나와 연결되고, 제4 트랜지스터와 제3 트랜지스터의 상기 드레인 및 상기 소스 중 나머지 하나가 연결되는 제3 트랜지스터, 제2 워드 라인이 게이트와 연결되고, 제2 입력 라인이 제4 트랜지스터의 드레인 및 소스 중 어느 하나와 연결되고, 상기 제3 트랜지스터와 제4 트랜지스터의 상기 드레인 및 상기 소스 중 나머지 하나가 연결되는 제4 트랜지스터, 및 상기 제2 입력 라인과 상기 제4 트랜지스터 사이에 위치하되, 상기 제2 입력 라인이 애노드와 연결되고, 상기 제4 트랜지스터가 캐소드와 연결되는 다이오드를 포함하는 제2 가중치 셀을 포함하되,상기 출력 라인은 전하 적분기와 연결되고 상기 제1 입력 라인과 상기 제2 입력 라인에는 직류 전압이 인가되되,상기 제2 워드 라인에 인가되는 전압은 펄스 전압 및 일정한 전압 중 어느 하나이고, 상기 제1 워드 라인 및 제3 워드 라인에 인가되는 전압은 상기 펄스 전압 및 상기 일정한 전압 중 나머지 하나이고,상기 제1 가중치 셀에서 방출되는 전하량은 상기 제1 가중치 셀의 채널 컨덕턴스 및 상기 펄스 전압의 펄스 폭에 기초하여 결정되는 가중치 및 상기 제1 입력 라인에 인가된 직류 전압에 기초하여 결정되고,상기 제2 가중치 셀에서 방출되는 전하량은 상기 제2 가중치 셀의 채널 컨덕턴스 및 상기 펄스 폭에 기초하여 결정되는 가중치 및 상기 제2 입력 라인에 인가된 직류 전압에 기초하여 결정되는 것인, 뉴럴 네트워크.

제 10항에 있어서,상기 제2 워드 라인에 인가되는 전압은 펄스 전압이고, 상기 제1 워드 라인과 상기 제3 워드 라인에 인가되는 전압은 일정한 전압인 뉴럴 네트워크.

제 11항에 있어서,상기 펄스 전압의 펄스 진폭과 펄스 폭을 제어하여 가중치를 조절하는 뉴럴 네트워크.

제 11항에 있어서,상기 일정한 전압의 크기를 제어하여 가중치를 조절하는 뉴럴 네트워크.

제 10항에 있어서,상기 제2 워드 라인에 인가되는 전압은 일정한 전압이고, 상기 제1 워드 라인과 상기 제3 워드 라인에 인가되는 전압은 펄스 전압인 뉴럴 네트워크.

제 14항에 있어서,상기 펄스 전압의 펄스 진폭과 펄스 폭을 제어하여 가중치를 조절하는 뉴럴 네트워크.

제 14항에 있어서,상기 일정한 전압의 크기를 제어하여 가중치를 조절하는 뉴럴 네트워크.

제1 워드 라인이 게이트와 연결되고, 제1 출력 라인이 드레인 및 소스 중 어느 하나와 연결되고, 제2 트랜지스터와 상기 드레인 및 상기 소스 중 나머지 하나가 연결되는 제1 트랜지스터, 제2 워드 라인이 게이트와 연결되고, 입력 라인이 제2 트랜지스터의 드레인 및 소스 중 어느 하나와 연결되고, 상기 제1 트랜지스터와 제2 트랜지스터의 상기 드레인 및 상기 소스 중 나머지 하나가 연결되는 제2 트랜지스터, 및 상기 입력 라인과 상기 제2 트랜지스터 사이에 위치하되, 상기 입력 라인이 애노드와 연결되고, 상기 제2 트랜지스터가 캐소드와 연결되는 다이오드를 포함하는 제1 가중치 셀; 및제1 워드 라인이 게이트와 연결되고, 제2 출력 라인이 제3 트랜지스터의 드레인 및 소스 중 어느 하나와 연결되고, 제4 트랜지스터와 제3 트랜지스터의 상기 드레인 및 상기 소스 중 나머지 하나가 연결되는 제3 트랜지스터, 제3 워드 라인이 게이트와 연결되고, 입력 라인이 제4 트랜지스터의 드레인 및 소스 중 어느 하나와 연결되고, 상기 제3 트랜지스터와 제4 트랜지스터의 상기 드레인 및 상기 소스 중 나머지 하나가 연결되는 제4 트랜지스터, 및 상기 입력 라인과 상기 제4 트랜지스터 사이에 위치하되, 상기 입력 라인이 애노드와 연결되고, 상기 제4 트랜지스터가 캐소드와 연결되는 다이오드를 포함하는 제2 가중치 셀을 포함하되,상기 제1 출력 라인과 상기 제2 출력 라인은 전하 적분기와 연결되고 상기 입력 라인에는 직류 전압이 인가되되,상기 제1 워드 라인에 인가되는 전압은 펄스 전압 및 일정한 전압 중 어느 하나이고, 상기 제2 워드 라인 및 제3 워드 라인에 인가되는 전압은 상기 펄스 전압 및 상기 일정한 전압 중 나머지 하나이고,상기 제1 가중치 셀에서 방출되는 전하량은 상기 제1 가중치 셀의 채널 컨덕턴스 및 상기 펄스 전압의 펄스 폭에 기초하여 결정되는 가중치 및 상기 직류 전압에 기초하여 결정되고,상기 제2 가중치 셀에서 방출되는 전하량은 상기 제2 가중치 셀의 채널 컨덕턴스 및 상기 펄스 폭에 기초하여 결정되는 가중치 및 상기 직류 전압에 기초하여 결정되는 것인, 뉴럴 네트워크.

제 17항에 있어서,상기 제1 워드 라인에 인가되는 전압은 펄스 전압이고, 상기 제2 워드 라인과 상기 제3 워드 라인에 인가되는 전압은 일정한 전압인 뉴럴 네트워크.

제 18항에 있어서,상기 펄스 전압의 펄스 진폭과 펄스 폭을 제어하여 가중치를 조절하는 뉴럴 네트워크.

제 18항에 있어서,상기 일정한 전압의 크기를 제어하여 가중치를 조절하는 뉴럴 네트워크.

제 17항에 있어서,상기 제1 워드 라인에 인가되는 전압은 일정한 전압이고, 상기 제2 워드 라인과 상기 제3 워드 라인에 인가되는 전압은 펄스 전압인 뉴럴 네트워크.

제 21항에 있어서,상기 펄스 전압의 펄스 진폭과 펄스 폭을 제어하여 가중치를 조절하는 뉴럴 네트워크.

제 21항에 있어서,상기 일정한 전압의 크기를 제어하여 가중치를 조절하는 뉴럴 네트워크.